技術(shù)編號：6569932
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及一種用于集成電路的串行通信接口的通用領域。由 于在集成電路中接口的多通道合并，使通道之間的時鐘偏移最小化是 有益的。背景技術(shù)串行通信接口在集成電路設計領域是眾所周知的。串行接口的物理層(PHY)通常包含鎖相環(huán)(PLL)和多個串行器-解串器(SerDes) 塊(每個通道一個)。PLL從純凈的基準(如晶體)產(chǎn)生高頻時鐘。 時鐘分發(fā)給每個SerDes塊，其使用時鐘來對到來的數(shù)據(jù)進行恢復和 解串，并且把外發(fā)的數(shù)據(jù)串行化并傳輸。時鐘頻率總是非常高，通常 高...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學習研究技術(shù)思路。