技術(shù)編號：6475793
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本實用新型涉及一種基于FPGA的除法器，尤其涉及基于FPGA的浮點(diǎn)數(shù)值 除法器。 背景技術(shù)FPGA，即現(xiàn)場可編程門陣列，其內(nèi)部由大量的門陣列組成，可以進(jìn)行各種 復(fù)雜的數(shù)字信號運(yùn)算處理，在應(yīng)用方面其硬件結(jié)構(gòu)具有無可比擬的優(yōu)勢，正處 于革命性數(shù)字信號處理的前沿，發(fā)展迅猛。硬件結(jié)構(gòu)，并行處理是FPGA在數(shù) 字信號處理領(lǐng)域的絕對優(yōu)勢，但也正是其內(nèi)部結(jié)構(gòu)的硬件性，使其只能對定點(diǎn) 數(shù)值進(jìn)行運(yùn)算，并且除法運(yùn)算要求除數(shù)必須是2的指數(shù)冪的形式，否則將不能 進(jìn)行硬件綜合，不能...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。