技術(shù)編號(hào)：6462292
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種數(shù)據(jù)處理裝置及方法，且特別涉及一種可降低執(zhí)行乘加(Multiply-accumulate, MLA)指令時(shí)需使用的寄存器數(shù)量的數(shù)據(jù)處理裝置及方 法。背景技術(shù)隨著科技的發(fā)展日新月異，數(shù)據(jù)處理裝置，例如是可執(zhí)行乘加 (Multiply-accumulate， MLA)運(yùn)算的微處理器。已被廣泛地應(yīng)用在多種不同應(yīng) 用方面中。請參照圖1，其繪示乃傳統(tǒng)數(shù)據(jù)處理裝置的方塊圖。在傳統(tǒng)微處理器100 中，寄存器組(Register Bank)120中的寄存器R...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。