技術(shù)編號：6432621
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明的實施方式總體上涉及外圍組件互連高速(PCIE)總線，并且更具體地，涉及為多道(multi-lane)PCIE IO互連提供線纜冗余和故障轉(zhuǎn)移(failover)的方法和裝置。背景技術(shù)外圍組間互連(PCI)標(biāo)準(zhǔn)首先在1990年代早期引入。通過使用連接至前側(cè)總線和處理器的PCI橋接芯片，PCI針對連接至PCI總線的任何外圍設(shè)備提供對計算機(jī)系統(tǒng)內(nèi)的系統(tǒng)存儲器的直接訪問。PCI橋接芯片獨(dú)立于處理器的速度而調(diào)整PCI總線的速度，從而實現(xiàn)高度的可靠性。PCI高...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。