技術(shù)編號：6427257
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明屬于電子自動化設(shè)計(jì)領(lǐng)域，尤其涉及一種寄存器版圖構(gòu)造方法及系統(tǒng)。背景技術(shù)目前，在集成電路版圖(Layout)設(shè)計(jì)過程中，通過采用第三方提供的編譯寄存器(Complier Memory)來加快芯片的開發(fā)速度,使得深亞微米エ藝環(huán)境下，也能保證memory的性能，然而，現(xiàn)有第三方提供的Compiler Memory版圖上電源環(huán)四邊只用到ー層金屬層(metal),在頂層(Top Level Cell View)也沒有把電源環(huán)和數(shù)字引腳(digital Pin)...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。