技術(shù)編號(hào)：6420311
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及微處理器設(shè)計(jì)中片內(nèi)多處理器之間局部cache一致性的解決方法，尤其是支持線程級(jí)前瞻執(zhí)行(Thread LevelSpeculation)的片內(nèi)多處理器結(jié)構(gòu)中局部cache之間數(shù)據(jù)一致性的解決方法。背景技術(shù)微電子技術(shù)和加工工藝的不斷發(fā)展，使得在單個(gè)芯片內(nèi)放置多個(gè)處理器成為提高芯片整體性能的一個(gè)重要途徑。局部cache的數(shù)據(jù)一致性(cache coherence)是傳統(tǒng)片外多處理器系統(tǒng)并行執(zhí)行必須解決的問題，但片內(nèi)多處理器在組成、結(jié)構(gòu)和通信能力等方面...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。