技術(shù)編號：6132000
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及使用JTAG邊界掃描結(jié)構(gòu)的電路，尤其涉及具有借助JTAG測試寄存器使總線輸出允許可控的電路。一種眾所周知用來在例如一塊印刷電路板上測試復(fù)雜集成電路的方法是由國際測試行動組織(JTAG)首創(chuàng)的IEEE1149.1邊界掃描標(biāo)準(zhǔn)，特此參考引入。該標(biāo)準(zhǔn)的一種實現(xiàn)方式包括設(shè)計用于通過提供移位寄存器元件菊花鏈以圍繞一個集成電路元件的外圍構(gòu)成一條通路來進(jìn)行串行邊界掃描測試的元件(例如，集成電路)。采用JTAG的串行測試總的設(shè)計思想是為了把串行數(shù)據(jù)移入和通過許多...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。