技術(shù)編號：40628939
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本公開實施例涉及半導體領(lǐng)域，特別涉及一種半導體結(jié)構(gòu)及其制備方法。背景技術(shù)、隨著集成電路工藝制程技術(shù)的不斷發(fā)展，為了提高集成電路的集成度，同時提升存儲器的工作速度和降低它的功耗。例如，金屬氧化物半導體場效應(yīng)晶體管(metal-oxide-semiconductor?field-effect?transistor，mosfet)器件的特征尺寸不斷縮小，mosfet器件面臨一系列的挑戰(zhàn)。、特征尺寸的縮小帶來的集成度的增加，但同時會造成兩個相鄰晶體管之間的下電極出現(xiàn)問題。例如由于晶體管存儲面積的需求...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學習。