技術(shù)編號：40573749
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明與電路布局相關(guān)，更具體地說，涉及一種用于對電路設(shè)計進行自動布局缺陷檢查(automatic?layout?defect?checking，簡稱aldc)控制的方法、相關(guān)裝置及相關(guān)計算器可讀媒介。背景技術(shù)、根據(jù)相關(guān)技術(shù)，一個封裝基板設(shè)計可包含多個組件/圖案，如信號線路、通孔、排氣孔、球柵數(shù)組(ball?grid?arrays，簡稱bgas)等，并且可能存在各種可能導(dǎo)致信號完整性(signal?integrity，簡稱si)或功率完整性(power?integrity，簡稱pi)問題的缺陷布...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。