技術(shù)編號(hào)：40571863
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及電子器件領(lǐng)域，尤其涉及一種具有頂柵結(jié)構(gòu)的晶體管及其制備方法和電子設(shè)備。背景技術(shù)、高介電常數(shù)電介質(zhì)與二維材料的集成是構(gòu)筑二維材料晶體管等電子器件中頂柵結(jié)構(gòu)的重要步驟。一方面，由于二維材料表面無懸掛鍵，難以通過傳統(tǒng)的原子層沉積(ald)技術(shù)實(shí)現(xiàn)均勻的高介電常數(shù)電介質(zhì)沉積。另一方面，二維材料僅有原子級(jí)厚度，需要盡量降低電介質(zhì)集成工藝對二維材料的應(yīng)力和損傷，從而減小二維材料-電介質(zhì)界面態(tài)密度，實(shí)現(xiàn)好的柵控性能。、現(xiàn)有的高介電常數(shù)電介質(zhì)與二維材料的集成工藝有以下幾種：()通過預(yù)沉積nm左...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。