技術(shù)編號：40571119
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。背景技術(shù)、芯片設(shè)計的演進(jìn)需要不斷改善電路速度和可靠性。這衍生出將多個設(shè)備致密化為更高的封裝密度，以實現(xiàn)更快的晶體管速度。然而，將設(shè)備縮小尺寸不總是優(yōu)選的。將密度提升至亞原子水平將會導(dǎo)致電阻電容(rc)延遲，從而降低晶體管效能。一種解決方案是使用低介電常數(shù)的金屬間電介質(zhì)膜來取代常規(guī)的硅氧化物膜。、一種可能被視為適合此任務(wù)的材料是經(jīng)碳摻雜的二氧化硅膜。使用這種材料來區(qū)分金屬線可以制造出具有減少傳播延遲、串?dāng)_噪聲和功耗的設(shè)備。然而，取代二氧化硅膜可能會對其他集成模塊產(chǎn)生不利影響。一個長期存在的問題...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。