技術(shù)編號：40563950
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本公開涉及到計算機，尤其是，一種鏈路訓練干預方法以及存儲設備。背景技術(shù)、多種設備(例如主機和存儲設備)之間通常使用pcie(peripheral?componentinterconnect?express，高速串行通信互聯(lián)標準)通信。但在pcie這樣的高速接口上，隨著傳輸速度的增加，信號在物理介質(zhì)(如銅線)上傳輸?shù)木嚯x越長，信號衰減、相位失真和干擾等問題就越嚴重，這可能導致數(shù)據(jù)錯誤。為了克服這些問題，pcie引入均衡技術(shù),該技術(shù)旨在通過調(diào)整發(fā)送端信號的頻率特性來補償這些損失和失真，確保信號在到...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學習研究技術(shù)思路。