技術(shù)編號：40530823
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及一種三維堆疊芯片的多層引線鍵合方法，可實現(xiàn)集成電路領(lǐng)域高密度芯片堆疊封裝，屬于三維集成封裝。背景技術(shù)、高密度多層引線鍵合技術(shù)通過在基板上堆疊多層芯片進行鍵合實現(xiàn)更高的信號和電源密度，堆疊主要類型有金字塔形堆疊、懸臂式堆疊、并列堆疊等。如圖、、所示，傳統(tǒng)的堆疊鍵合方式主要有兩種，一種是將芯片堆疊，引線第一焊點在芯片上，第二焊點全部落在基板平面上；另一種是管殼設(shè)計成臺階狀，第二焊點分別落在臺階上。第一種引線鍵合絲的跨度隨著堆疊層數(shù)和焊盤數(shù)量增加而增大，最多堆疊兩層，即超過合適的工藝...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。