技術(shù)編號：2723109
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。背景技術(shù) 在標準電介質(zhì)蝕刻工藝步驟中，利用犧牲掩模層例如光致抗蝕劑和硬掩模覆蓋具有介電層的半導體襯底，蝕刻在未被掩模保護的那些區(qū)域中的電介質(zhì)，然后除去從掩模殘留的和由蝕刻工藝產(chǎn)生的殘留物，例如來自光致抗蝕劑的殘留物。發(fā)明內(nèi)容 提供一種從具有低-k介電材料層的半導體襯底除去光致抗蝕劑和后蝕刻殘留物的方法，包括把其上具有光致抗蝕劑和后蝕刻殘留物的具有低-k介電材料層的半導體襯底引入到下游(downstream)反應室中和在上游(upstream)加料器(ap...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。