技術(shù)編號:12810201
提示:您尚未登錄,請點 登 陸 后下載,如果您還沒有賬戶請點 注 冊 ,登陸完成后,請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種視頻處理技術(shù)領(lǐng)域,特別涉及一種多處理器架構(gòu)的實時圖像壓縮平臺。背景技術(shù)隨著圖形圖像技術(shù)的發(fā)展,對于芯片電路的圖像的實時壓縮能力提出了越來越高的要求,現(xiàn)有的圖像壓縮平臺的壓縮能力以及壓縮算法已經(jīng)無法滿足日益提高的需求。發(fā)明內(nèi)容本發(fā)明的目的在于提供一種多處理器架構(gòu)的實時圖像壓縮平臺,用于解決上述現(xiàn)有技術(shù)的問題。本發(fā)明一種多處理器架構(gòu)的實時圖像壓縮平臺,其中,包括:至少一解碼芯片,第一FPGA,DSP,ARM處理器以及存儲器;該至少一解碼芯片用于進(jìn)行圖像輸入源的解碼;該第一FPGA用于接...
注意:該技術(shù)已申請專利,請尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識儲備,不適合論文引用。