技術編號：12737169
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及半導體制造工藝，具體而言涉及一種半導體器件及其制造方法、電子裝置。背景技術隨著半導體器件特征尺寸的不斷縮減，在層間介電層中形成底部電性連接金屬硅化物層的接觸塞時，由于形成的接觸孔的深寬比很大，導致接觸孔的頂部開口的尺寸臨近形成接觸塞的工藝窗口邊際，采用沉積工藝形成接觸塞時不能完全填充整個接觸孔，容易形成諸如空洞之類的缺陷，造成接觸塞的開路。因此，需要提出一種方法，以解決上述問題。發(fā)明內容針對現(xiàn)有技術的不足，本發(fā)明提供一種半導體器件的制造方法，包括：提供半導體襯底，在所述半導體襯底上依次...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。