技術編號：11991554
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明的實施方式大體涉及半導體制造工藝領域，更具體地，涉及用于在半導體器件的接觸結構中沉積接觸金屬層的方法。背景技術集成電路可包括一百萬個以上的微電子場效應晶體管(例如，互補金屬氧化物半導體(CMOS)場效應晶體管)，這些晶體管形成在基板(例如，半導體晶片)上且共同合作以執(zhí)行電路內的各種功能?？煽康刂圃齑伟胛⒚?sub-halfmicron)和更小的特征結構是制造下一代半導體器件的超大規(guī)模集成電路(VLSI)和特大規(guī)模集成電路(ULSI)的關鍵技術之一。然而，當集成電路技術被推向極限時，欲不斷縮...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。