技術編號：11636118
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及一種襯底制造方法。背景技術在引入新的電路能力和相關應用方面，III-V族化合物半導體與(硅)CMOS器件在通用硅基平臺上的混合集成是一種具有前景的方法。傳統(tǒng)上，硅(Si)和III-V族電路在組裝于載體襯底上之前分別制造及封裝。然而，此方法的缺點在于互連器件的尺寸和損失，其將影響組裝后電路的性能，形狀因數(shù)，功耗，成本和復雜性。更具體地，對于III-V族/硅電路的混合集成而言，直接在CMOS器件或硅基襯底上生長III-V族材料一般而言是最為簡單的方法。然而，III-V族材料的生長溫度通常高...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。