擬各類航空電子總線、I/0、A/D、D/A的信號(hào)物理隔離、信號(hào)延時(shí)、誤碼、轉(zhuǎn)換錯(cuò)誤等故障模式。
[0042 ] 其中，該核心控制模塊1I可同時(shí)處理各類航空電子總線，例如ARINC4 29、RS42 2、RS232、1553B等信號(hào)，完成數(shù)據(jù)緩存、修改輸出等。另外，核心控制模塊101還向用戶提供豐富的I/O、A/D和D/A資源，可對(duì)總線接口控制輸入的離散量、I/O、模擬量信號(hào)實(shí)施故障注入。
[0043]且受試產(chǎn)品的內(nèi)部總線、離散量、I/O等信號(hào)經(jīng)過接口控制模塊預(yù)處理，送至核心控制模塊101進(jìn)行運(yùn)算處理，并由核心控制模塊101實(shí)施故障注入控制。該核心控制模塊101輸出的故障模擬信號(hào)同樣由總線接口模塊102傳輸至SRU模塊，完成故障注入過程。
[0044]該核心控制模塊101還與一人機(jī)交互控制終端104連接，該人機(jī)交互控制終端104可通過運(yùn)行一人機(jī)交互軟件系統(tǒng)，進(jìn)行系統(tǒng)資源配置，控制故障注入時(shí)機(jī)和持續(xù)時(shí)間等。該人機(jī)交互控制終端是系統(tǒng)人機(jī)界面和系統(tǒng)控制軟件部署單元，可為高性能的工控機(jī)或便攜式計(jì)算機(jī)。
[0045]如圖3所示為核心控制模塊的結(jié)構(gòu)示意圖。
[0046]該核心控制模塊101包括:DSP微處理器、第一邏輯控制器、A/D數(shù)據(jù)采集模塊、D/A數(shù)模轉(zhuǎn)換模塊、離散量輸入輸出模塊、多路模擬開關(guān)矩陣、信號(hào)預(yù)處理模塊、采樣保持模塊、驅(qū)動(dòng)放大模塊以及光電隔離模塊。
[0047]該DSP微處理器與該第一邏輯控制器連接，該第一邏輯控制器分別與該A/D數(shù)據(jù)采集模塊、D/A數(shù)模轉(zhuǎn)換模塊、離散量輸入輸出模塊連接，該A/D數(shù)據(jù)采集模塊、D/A數(shù)模轉(zhuǎn)換模塊、離散量輸入輸出模塊分別與該多路模擬開關(guān)矩陣連接，該采樣保持模塊、驅(qū)動(dòng)放大模塊以及光電隔離模塊分別與該多路模擬開關(guān)矩陣連接，該信號(hào)預(yù)處理模塊與該采樣保持模塊連接。
[0048]該第一邏輯控制器可為一第一 FPGA控制器。第一邏輯控制器主要用于完成控制A/D數(shù)據(jù)采集、離散量信號(hào)輸入輸出控制、D/A輸出等類型信號(hào)故障注入、狀態(tài)監(jiān)控等功能。
[0049]當(dāng)由總線接口模塊102輸入離散量信號(hào)時(shí)，該離散量信號(hào)由該嵌入在該總線接口模塊102上的核心控制模塊101獲取，隨即通過該光電隔離模塊進(jìn)行光電隔離處理，隨后通過該多路模擬開關(guān)矩陣而被傳送至該離散量輸入輸出模塊，進(jìn)而被傳送至該第一邏輯控制器，第一邏輯控制器據(jù)以進(jìn)行計(jì)算后，輸出故障模擬信號(hào)，仍經(jīng)由離散量輸入輸出模塊、多路模擬開關(guān)矩陣被傳送至該總線接口模塊102，并注入該SRU級(jí)模塊，以進(jìn)行故障注入。
[0050]當(dāng)由總線接口模塊102輸入模擬信號(hào)時(shí)，該模擬信號(hào)由該嵌入在該總線接口模塊102上的核心控制模塊101獲取，隨即通過該信號(hào)預(yù)處理模塊進(jìn)行信號(hào)預(yù)處理，并由該采樣保持模塊進(jìn)行采樣保持，隨后通過該多路模擬開關(guān)矩陣而被傳送至該A/D數(shù)據(jù)采集模塊，進(jìn)行A/D轉(zhuǎn)換并進(jìn)行數(shù)據(jù)采集，采集到的數(shù)據(jù)被傳送至該第一邏輯控制器，第一邏輯控制器據(jù)以進(jìn)行計(jì)算后，輸出故障模擬信號(hào)，經(jīng)由D/A數(shù)模轉(zhuǎn)換模塊轉(zhuǎn)換為模擬信號(hào)，通過多路模擬開關(guān)矩陣之后，由驅(qū)動(dòng)放大模塊進(jìn)行驅(qū)動(dòng)放大，隨后，該故障模擬信號(hào)被注入該SRU級(jí)模塊，以進(jìn)行故障注入。
[0051]通過核心控制模塊101的上述結(jié)構(gòu)，可以準(zhǔn)確模擬內(nèi)部信號(hào)故障，便于進(jìn)行內(nèi)部信號(hào)的故障注入。
[0052]該核心控制模塊101還包括:第二邏輯控制器、總線故障注入模塊。除此之外，該核心控制模塊還可包括各種總線控制器，以適應(yīng)不同的背板總線的類型。具體來說，可以包括ADFX總線控制器、1553B總線控制器、ARINC 429總線控制器、RS422總線控制器中的一種或多種。由于該核心控制模塊包括該多種總線控制器，故而，可通過該標(biāo)準(zhǔn)輸入輸出接口而連接于與各種總線適配的總線接口模塊中，進(jìn)而提高通用性。
[0053]該第二邏輯控制器分別與該DSP微處理器、總線故障注入模塊連接，該總線故障注入模塊與總線控制器連接，也就是說，與所設(shè)置的該ADFX總線控制器、1553B總線控制器、ARINC429總線控制器、RS422總線控制器中的一種或多種連接。
[0054]當(dāng)由總線接口模塊102輸入一總線信號(hào)時(shí)，該總線信號(hào)由該嵌入在該總線接口模塊102上的核心控制模塊101獲取，隨即由核心控制模塊101中對(duì)應(yīng)類型的總線控制器獲取，也就是說，如果總線信號(hào)為1553B總線信號(hào)，則由1553B總線控制器進(jìn)行預(yù)處理，送至該第二邏輯控制器進(jìn)行運(yùn)算處理后，輸出故障模擬信號(hào)，經(jīng)由該總線故障注入模塊進(jìn)行故障注入處理后，由1553B總線控制器傳輸并注入該SRU級(jí)模塊，以進(jìn)行故障注入。其他類型的總線信號(hào)的處理方式也類似。
[0055]該第二邏輯控制器可為一第二 FPGA控制器。該第二邏輯控制器主要用于完成ARINC429、RS422、1553B和ADFX等航空電子總線故障注入的控制。第一、第二邏輯控制器在該DSP微處理器的控制下工作。
[0056]通過核心控制模塊101的上述結(jié)構(gòu)，可以模擬外部信號(hào)故障，便于進(jìn)行外部信號(hào)的故障注入。
[0057]該核心控制模塊還包括同步通訊模塊、顯控模塊和電源模塊。利用該同步通訊模塊可與該人機(jī)交互控制終端104進(jìn)行通訊連接，傳輸該人機(jī)交互控制終端104輸出的控制指令，配合完成顯示系統(tǒng)狀態(tài)，進(jìn)行人機(jī)交互操作。
[0058]該核心控制模塊配合該人機(jī)交互控制終端104協(xié)同操作，可以支持故障注入的信號(hào)類型:々1?1%429、1?422、1?232、15538、離散量。支持的故障注入類型包括:物理隔離、信號(hào)延時(shí)、誤碼、轉(zhuǎn)換錯(cuò)誤。故障注入的響應(yīng)時(shí)間的指標(biāo)為小于40ns，故障判斷信號(hào)為控制信號(hào)+地址信號(hào)，故障模式設(shè)置為更改/替換/延遲，故障設(shè)置緩存為4Sets。
[0059 ]如圖4所示為1553B總線接口模塊的結(jié)構(gòu)示意圖。
[0060]該1553B總線接口模塊進(jìn)一步包括:總線邏輯控制芯片、橋接芯片、1553B收發(fā)器、隔離變壓器，該總線邏輯控制芯片分別與該橋接芯片、1553B收發(fā)器連接，該橋接芯片與該核心控制模塊的標(biāo)準(zhǔn)輸入輸出接口連接，該總線邏輯控制芯片進(jìn)一步包括:1553B協(xié)議控制器、DMA傳輸控制模塊、本地總線寄存器、內(nèi)部RAM、AD采集控制模塊、本地總線控制邏輯模塊。
[0061 ] 該總線邏輯控制芯片為一FPGA芯片，具體可選用ALTERA公司EP2C35芯片，以完成1553B總線協(xié)議控制、1553B總線數(shù)據(jù)收發(fā)、冗余策略配置實(shí)現(xiàn)、橋接芯片PCI總線-本地總線的控制轉(zhuǎn)換、PCI DMA傳輸控制、AD轉(zhuǎn)換器采集控制、數(shù)據(jù)緩存等功能。1553B協(xié)議控制器集成在FPGA芯片中，支持BC、RT、BM和RT/BM模式，能夠完成1553B總線規(guī)定的BC-RT、RT-RT、BC廣播、RT廣播、方式指令的傳輸，能夠進(jìn)行同步頭錯(cuò)、校驗(yàn)錯(cuò)、字長錯(cuò)、狀態(tài)錯(cuò)等物理故障注入的功能。
[0062]該1553B總線接口模塊可與兩條總線1553B-A、1553B-B進(jìn)行連接，其中一條作為冗余通道，一條作為正式傳送數(shù)據(jù)的通道。為了提高數(shù)據(jù)傳輸率，被試產(chǎn)品的主機(jī)通過PCI總線的slave模式對(duì)1553B總線接口模塊進(jìn)行配置，1553B總線接口模塊收發(fā)的數(shù)據(jù)由FPGA芯片通過PCI總線的master模式進(jìn)行傳輸；1553B冗余通道的選取由被試產(chǎn)品的主機(jī)進(jìn)行配置，可以設(shè)置從1553B-A總線或1553B-B總線發(fā)送接收數(shù)據(jù)，以及發(fā)生錯(cuò)誤時(shí)從1553B-A總線或1553B-B總線重傳。需傳送至FPGA芯片的數(shù)據(jù)經(jīng)隔離變壓器處理后，經(jīng)1553B收發(fā)器傳送至該FPGA芯片，由該FPGA芯片進(jìn)行預(yù)處理后經(jīng)橋接芯片發(fā)送至該核心控制模塊標(biāo)準(zhǔn)輸入輸出接口。相應(yīng)的，從核心控制模塊傳來的故障模擬信號(hào)也經(jīng)過FPGA芯片以及1553B收發(fā)器發(fā)送至SRU級(jí)模塊進(jìn)行故障注入。
[0063]在另一實(shí)施例中，該1553B總線接口模塊還可包括信號(hào)調(diào)理模塊和A/D轉(zhuǎn)換器。該信號(hào)調(diào)理模塊連接至該1553B收發(fā)器以及該A/D轉(zhuǎn)換器。該信號(hào)調(diào)理模塊用于實(shí)現(xiàn)模擬信號(hào)的放大、衰減、帶寬限制、濾波等功能。該AD轉(zhuǎn)換器用于進(jìn)行模數(shù)轉(zhuǎn)換，還可以設(shè)置采樣速率、觸發(fā)條件、采樣通道等，采樣速率默認(rèn)為10MHz。對(duì)于總線中所傳來的模擬信號(hào)，可經(jīng)過調(diào)理模塊和A/D轉(zhuǎn)換器分別處理后，傳送至該FPGA芯片，以傳輸至該核心控制模塊以生成模擬故障信號(hào)。
[0064]如圖5所示為ARINC429總線接口模塊的結(jié)構(gòu)示意圖。
[0065]ARINC429總線接口模塊包括總線邏輯控制芯片以及兩組429數(shù)據(jù)收發(fā)單元，該總線邏輯控制芯片與該核心控制單元連接，該兩組429數(shù)據(jù)收發(fā)單元與該SR