一種計(jì)算機(jī)硬件課程綜合實(shí)驗(yàn)平臺(tái)的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及教學(xué)用實(shí)驗(yàn)設(shè)備技術(shù)領(lǐng)域，尤其涉及一種計(jì)算機(jī)硬件課程綜合實(shí)驗(yàn)平臺(tái)。
【背景技術(shù)】
[0002]現(xiàn)有的計(jì)算機(jī)硬件課程實(shí)驗(yàn)間技術(shù)多采用數(shù)字邏輯芯片與FPGA相結(jié)合的方式進(jìn)行實(shí)驗(yàn)。由于使用了 FPGA (現(xiàn)場(chǎng)可編程門陣列)芯片進(jìn)行實(shí)驗(yàn)，計(jì)算機(jī)的學(xué)生在進(jìn)行實(shí)驗(yàn)前必須先學(xué)習(xí)FPGA這門額外的課程，需要學(xué)習(xí)硬件描述語(yǔ)言(Verilog或VHDL)來(lái)完成電路設(shè)計(jì)，從而提高了學(xué)習(xí)的難度，也影響了實(shí)驗(yàn)的效果。
【實(shí)用新型內(nèi)容】
[0003]有鑒于現(xiàn)有技術(shù)的上述缺陷，本實(shí)用新型所要解決的技術(shù)問(wèn)題是提供一種計(jì)算機(jī)硬件課程綜合實(shí)驗(yàn)平臺(tái)，本實(shí)用新型使用虛擬電路加硬件電路的方式進(jìn)行實(shí)驗(yàn)，無(wú)需學(xué)習(xí)FPGA課程，實(shí)驗(yàn)步驟簡(jiǎn)單，入門門檻低，實(shí)驗(yàn)效果好，學(xué)生學(xué)習(xí)效率高。
[0004]為實(shí)現(xiàn)上述目的，本實(shí)用新型提供了一種計(jì)算機(jī)硬件課程綜合實(shí)驗(yàn)平臺(tái)，其特征在于:包括虛擬仿真電路、輸入輸出硬件電路和仿真器，所述虛擬仿真電路通過(guò)仿真器與輸入輸出硬件電路相連接；所述虛擬仿真電路包括用于對(duì)數(shù)據(jù)進(jìn)行加工處理的運(yùn)算器、用于協(xié)調(diào)計(jì)算機(jī)各部分工作及內(nèi)存與外設(shè)的訪問(wèn)的控制器、用于存儲(chǔ)數(shù)據(jù)信息的存儲(chǔ)器，所述輸入輸出硬件電路包括將外設(shè)數(shù)據(jù)信息輸入到計(jì)算機(jī)的輸入設(shè)備、將計(jì)算機(jī)的數(shù)據(jù)信息輸出到外設(shè)的輸出設(shè)備。
[0005]上述的一種計(jì)算機(jī)硬件課程綜合實(shí)驗(yàn)平臺(tái)，其特征在于:所述控制器為微指令控制器或硬布線控制器。
[0006]上述的一種計(jì)算機(jī)硬件課程綜合實(shí)驗(yàn)平臺(tái)，其特征在于:所述存儲(chǔ)器為RAM或ROM。
[0007]上述的一種計(jì)算機(jī)硬件課程綜合實(shí)驗(yàn)平臺(tái)，其特征在于:所述輸入設(shè)備為鍵盤或拔碼開關(guān)。
[0008]上述的一種計(jì)算機(jī)硬件課程綜合實(shí)驗(yàn)平臺(tái)，其特征在于:所述輸出設(shè)備為L(zhǎng)ED。
[0009]本實(shí)用新型的有益效果是:
[0010]本實(shí)用新型使用虛擬電路加硬件電路的方式進(jìn)行實(shí)驗(yàn)，無(wú)需學(xué)習(xí)FPGA課程，實(shí)驗(yàn)步驟簡(jiǎn)單，入門門檻低，實(shí)驗(yàn)效果好，學(xué)生學(xué)習(xí)效率高。
[0011]以下將結(jié)合附圖對(duì)本實(shí)用新型的構(gòu)思、具體結(jié)構(gòu)及產(chǎn)生的技術(shù)效果作進(jìn)一步說(shuō)明，以充分地了解本實(shí)用新型的目的、特征和效果。
【附圖說(shuō)明】
[0012]圖1是本實(shí)用新型的計(jì)算機(jī)硬件課程綜合實(shí)驗(yàn)平臺(tái)的硬件結(jié)構(gòu)框圖。
【具體實(shí)施方式】
[0013]如圖1所示，一種計(jì)算機(jī)硬件課程綜合實(shí)驗(yàn)平臺(tái)，其特征在于:包括虛擬仿真電路
1、輸入輸出硬件電路2和仿真器3，所述虛擬仿真電路I通過(guò)仿真器3與輸入輸出硬件電路2相連接；所述虛擬仿真電路I包括用于對(duì)數(shù)據(jù)進(jìn)行加工處理的運(yùn)算器11、用于協(xié)調(diào)計(jì)算機(jī)各部分工作及內(nèi)存與外設(shè)的訪問(wèn)的控制器12、用于存儲(chǔ)數(shù)據(jù)信息的存儲(chǔ)器13，所述輸入輸出硬件電路2包括將外設(shè)數(shù)據(jù)信息輸入到計(jì)算機(jī)的輸入設(shè)備21、將計(jì)算機(jī)的數(shù)據(jù)信息輸出到外設(shè)的輸出設(shè)備22。
[0014]本實(shí)施例中，所述控制器12為微指令控制器和硬布線控制器。
[0015]本實(shí)施例中，所述存儲(chǔ)器13為RAM或ROM。
[0016]本實(shí)施例中，所述輸入設(shè)備21為鍵盤、拔碼開關(guān)。
[0017]本實(shí)施例中，所述輸出設(shè)備22為L(zhǎng)ED。
[0018]如圖1所示，為本計(jì)算機(jī)硬件課程綜合實(shí)驗(yàn)平臺(tái)的硬件結(jié)構(gòu)框圖，其各個(gè)模塊的功能具體如下:
[0019]A、運(yùn)算器的功能是對(duì)數(shù)據(jù)進(jìn)行各種算術(shù)運(yùn)算和邏輯運(yùn)算，即對(duì)數(shù)據(jù)進(jìn)行加工處理。
[0020]B、控制器是整個(gè)計(jì)算機(jī)的中樞神經(jīng)，其功能是對(duì)程序規(guī)定的控制信息進(jìn)行解釋，根據(jù)其要求進(jìn)行控制，調(diào)度程序、數(shù)據(jù)、地址數(shù)據(jù)信息，協(xié)調(diào)計(jì)算機(jī)各部分工作及內(nèi)存與外設(shè)的訪問(wèn)等。
[0021]C、存儲(chǔ)器的功能是存儲(chǔ)程序、數(shù)據(jù)和各種信號(hào)、命令等信息，并在需要時(shí)提供這些?目息O
[0022]D、以上三部分是計(jì)算機(jī)硬件組成的核心部分，是計(jì)算機(jī)硬件課程實(shí)驗(yàn)的必學(xué)部分。本發(fā)明采用完全的虛擬電路進(jìn)行仿真設(shè)計(jì)，實(shí)驗(yàn)手段靈活多變。
[0023]Ε、輸入設(shè)備是計(jì)算機(jī)的重要組成部分，輸入設(shè)備與輸出設(shè)備合稱為外部設(shè)備，簡(jiǎn)稱外設(shè)，輸入設(shè)備的作用是將程序、原始數(shù)據(jù)、文字、字符、控制命令或現(xiàn)場(chǎng)采集的數(shù)據(jù)等信息輸入到計(jì)算機(jī)，常見(jiàn)的輸入設(shè)備有鍵盤、鼠標(biāo)器等。
[0024]F、輸出設(shè)備與輸入設(shè)備同樣是計(jì)算機(jī)的重要組成部分，它把外算機(jī)的中間結(jié)果或最后結(jié)果、機(jī)內(nèi)的各種數(shù)據(jù)符號(hào)及文字或各種控制信號(hào)等信息輸出出來(lái)，微機(jī)常用的輸出設(shè)備有顯示終端CRT、打印機(jī)等。
[0025]G、輸入輸出部分采用硬件電路來(lái)實(shí)現(xiàn)。
[0026]H、在虛擬電路仿真與硬件電路之間，采用仿真器進(jìn)行連接和數(shù)據(jù)交互，使得虛擬電路中設(shè)計(jì)的計(jì)算機(jī)核心可以對(duì)真實(shí)世界中輸入的信息進(jìn)行處理，并把處理的結(jié)果返回到輸出設(shè)備中，從而實(shí)現(xiàn)完整的計(jì)算機(jī)功能。
[0027]綜上所述，本實(shí)用新型使用虛擬電路加硬件電路的方式進(jìn)行實(shí)驗(yàn)，無(wú)需學(xué)習(xí)FPGA課程，實(shí)驗(yàn)步驟簡(jiǎn)單，入門門檻低，實(shí)驗(yàn)效果好，學(xué)生學(xué)習(xí)效率高。
[0028]以上詳細(xì)描述了本實(shí)用新型的較佳具體實(shí)施例。應(yīng)當(dāng)理解，本領(lǐng)域的普通技術(shù)人員無(wú)需創(chuàng)造性勞動(dòng)就可以根據(jù)本實(shí)用新型的構(gòu)思做出諸多修改和變化。因此，凡本技術(shù)領(lǐng)域中技術(shù)人員依本實(shí)用新型的構(gòu)思在現(xiàn)有技術(shù)的基礎(chǔ)上通過(guò)邏輯分析、推理或者有限的實(shí)驗(yàn)可以得到的技術(shù)方案，皆應(yīng)在由權(quán)利要求書所確定的保護(hù)范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種計(jì)算機(jī)硬件課程綜合實(shí)驗(yàn)平臺(tái)，其特征在于:包括虛擬仿真電路(I)、輸入輸出硬件電路(2)和仿真器(3)，所述虛擬仿真電路(I)通過(guò)仿真器(3)與輸入輸出硬件電路(2)相連接；所述虛擬仿真電路(I)包括用于對(duì)數(shù)據(jù)進(jìn)行加工處理的運(yùn)算器(11)、用于協(xié)調(diào)計(jì)算機(jī)各部分工作及內(nèi)存與外設(shè)的訪問(wèn)的控制器(12)、用于存儲(chǔ)數(shù)據(jù)信息的存儲(chǔ)器(13)，所述輸入輸出硬件電路(2)包括將外設(shè)數(shù)據(jù)信息輸入到計(jì)算機(jī)的輸入設(shè)備(21)、將計(jì)算機(jī)的數(shù)據(jù)信息輸出到外設(shè)的輸出設(shè)備(22)。2.如權(quán)利要求1所述的一種計(jì)算機(jī)硬件課程綜合實(shí)驗(yàn)平臺(tái)，其特征在于:所述控制器(12)為微指令控制器或硬布線控制器。3.如權(quán)利要求1所述的一種計(jì)算機(jī)硬件課程綜合實(shí)驗(yàn)平臺(tái)，其特征在于:所述存儲(chǔ)器(13)為RAM 或 ROM。4.如權(quán)利要求1所述的一種計(jì)算機(jī)硬件課程綜合實(shí)驗(yàn)平臺(tái)，其特征在于:所述輸入設(shè)備(21)為鍵盤或拔碼開關(guān)。5.如權(quán)利要求1所述的一種計(jì)算機(jī)硬件課程綜合實(shí)驗(yàn)平臺(tái)，其特征在于:所述輸出設(shè)備(22)為 LED0
【專利摘要】本實(shí)用新型公開了一種計(jì)算機(jī)硬件課程綜合實(shí)驗(yàn)平臺(tái)，其特征在于：包括虛擬仿真電路、輸入輸出硬件電路和仿真器，虛擬仿真電路通過(guò)仿真器與輸入輸出硬件電路相連接；虛擬仿真電路包括用于對(duì)數(shù)據(jù)進(jìn)行加工處理的運(yùn)算器、用于協(xié)調(diào)計(jì)算機(jī)各部分工作及內(nèi)存與外設(shè)的訪問(wèn)的控制器、用于存儲(chǔ)數(shù)據(jù)信息的存儲(chǔ)器，輸入輸出硬件電路包括將外設(shè)數(shù)據(jù)信息輸入到計(jì)算機(jī)的輸入設(shè)備、將計(jì)算機(jī)的數(shù)據(jù)信息輸出到外設(shè)的輸出設(shè)備。本實(shí)用新型使用虛擬電路加硬件電路的方式進(jìn)行實(shí)驗(yàn)，無(wú)需學(xué)習(xí)FPGA課程，實(shí)驗(yàn)步驟簡(jiǎn)單，入門門檻低，實(shí)驗(yàn)效果好，學(xué)生學(xué)習(xí)效率高。
【IPC分類】G09B19/00
【公開號(hào)】CN204946415
【申請(qǐng)?zhí)枴緾N201520715873
【發(fā)明人】匡載華
【申請(qǐng)人】廣州市風(fēng)標(biāo)電子技術(shù)有限公司
【公開日】2016年1月6日
【申請(qǐng)日】2015年9月16日