流限制的架構(gòu)，采用S0IC8或S0IC8-EP封裝的管腳功能定義。(并不局限于圖中所示的管腳排列)EN內(nèi)部拉高，使芯片一直處于使能狀態(tài)，內(nèi)部線性電壓調(diào)節(jié)器的輸出VCC上的電容內(nèi)置。
[0091 ] BST:為驅(qū)動(dòng)內(nèi)部N型功率管而需要產(chǎn)生的自舉電壓腳。
[0092]VIN:芯片供電腳，提供給內(nèi)部功率管以及其他電路。
[0093]Vsl:過流信號(hào)檢測(cè)端，Vsl腳上的電壓高于內(nèi)部某一基準(zhǔn)電壓時(shí)，芯片關(guān)斷一段時(shí)間。
[0094]Vs2:過流信號(hào)檢測(cè)端，Vs2腳上的電壓高于內(nèi)部某一基準(zhǔn)電壓時(shí)，芯片關(guān)斷一段時(shí)間。
[0095]FB:輸出電壓反饋端，由Vout電壓通過分壓電阻Ra和Rb產(chǎn)生。
[0096]COMP:控制環(huán)路補(bǔ)償端，保證環(huán)路穩(wěn)定工作。
[0097]GND:芯片地腳。
[0098]Sff:功率管輸出腳，當(dāng)高端功率管導(dǎo)通時(shí)，Sff接近于VIN，當(dāng)?shù)投斯β使軐?dǎo)通時(shí)，Sff接近于GND。
[0099]關(guān)于封裝形式2，請(qǐng)參考圖7和圖8:在封裝形式I中，其中COMP的補(bǔ)償電阻和電容可內(nèi)置，EN內(nèi)部拉高，使芯片一直處于使能狀態(tài)，而在內(nèi)部線性調(diào)節(jié)器的輸出電壓VCC外接電容Cl，以使VCC電壓更穩(wěn)定。(并不局限于圖中所示的管腳排列)
[0100]BST:為驅(qū)動(dòng)內(nèi)部N型功率管而需要產(chǎn)生的自舉電壓腳。
[0101]VIN:芯片供電腳，提供給內(nèi)部功率管以及其他電路。
[0102]Vsl:過流信號(hào)檢測(cè)端，Vsl腳上的電壓高于內(nèi)部某一基準(zhǔn)電壓時(shí)，芯片關(guān)斷一段時(shí)間。
[0103]Vs2:過流信號(hào)檢測(cè)端，Vs2腳上的電壓高于內(nèi)部某一基準(zhǔn)電壓時(shí)，芯片關(guān)斷一段時(shí)間。
[0104]FB:輸出電壓反饋端，由Vout電壓通過分壓電阻Ra和Rb產(chǎn)生。
[0105]VCC:內(nèi)部線性電壓調(diào)節(jié)器輸出端，外接電容，以使VCC更穩(wěn)定。
[0106]GND:芯片地腳。
[0107]Sff:功率管輸出腳，當(dāng)高端功率管導(dǎo)通時(shí)，Sff接近于VIN，當(dāng)?shù)投斯β使軐?dǎo)通時(shí)，Sff接近于GND。
[0108]關(guān)于封裝形式3，請(qǐng)參考圖9和圖10，在封裝形式I中，其中COMP的補(bǔ)償電阻和電容可內(nèi)置，內(nèi)部線性調(diào)節(jié)器輸出端V。。的電容也內(nèi)置，而將芯片使能信號(hào)EN外接，當(dāng)EN為低時(shí)芯片關(guān)斷，當(dāng)EN為高時(shí)芯片開啟。(并不局限于圖中所示的管腳排列)
[0109]BST:為驅(qū)動(dòng)內(nèi)部N型功率管而需要產(chǎn)生的自舉電壓腳。
[0110]VIN:芯片供電腳，提供給內(nèi)部功率管以及其他電路。
[0111]Vsl:過流信號(hào)檢測(cè)端，Vsl腳上的電壓高于內(nèi)部某一基準(zhǔn)電壓時(shí)，芯片關(guān)斷一段時(shí)間。
[0112]Vs2:過流信號(hào)檢測(cè)端，Vs2腳上的電壓高于內(nèi)部某一基準(zhǔn)電壓時(shí)，芯片關(guān)斷一段時(shí)間。
[0113]FB:輸出電壓反饋端，由Vout電壓通過分壓電阻Ra和Rb產(chǎn)生。
[0114]EN:芯片使能端，當(dāng)EN為低時(shí)芯片關(guān)斷，當(dāng)EN為高的芯片開啟。
[0115]GND:芯片地腳。
[0116]Sff:功率管輸出腳，當(dāng)高端功率管導(dǎo)通時(shí)，Sff接近于VIN，當(dāng)?shù)投斯β使軐?dǎo)通時(shí)，Sff接近于GND。
[0117]綜上所述，本實(shí)用新型在內(nèi)部封裝電路中設(shè)置了比較器(comparator)，當(dāng)檢測(cè)到的電壓不大于基準(zhǔn)電壓，比較器輸出電壓OC可以為低，當(dāng)大于時(shí)，OC可以為高。當(dāng)OC為高時(shí)代表負(fù)載已經(jīng)過流，這時(shí)OC信號(hào)可以輸出到第一邏輯控制電路產(chǎn)生限流控制信號(hào)(Hiccup)。當(dāng)OC信號(hào)保持為高電平一段時(shí)間后輸出hiccup信號(hào)給控制器，進(jìn)而控制電源控制電路，然后電源系統(tǒng)關(guān)斷一段時(shí)間然后在重新啟動(dòng)。本實(shí)用新型中可以更改外部電阻Rl和R2來分別實(shí)現(xiàn)對(duì)兩個(gè)負(fù)載的過流保護(hù)。最終實(shí)現(xiàn)了平均電流保護(hù)。
【主權(quán)項(xiàng)】
1.一種實(shí)現(xiàn)平均電流保護(hù)的電源管理系統(tǒng)，其特征在于:包括內(nèi)部封裝電路與外部電路，所述內(nèi)部封裝電路至少包括比較器、第一邏輯控制電路、控制器、電源控制電路、內(nèi)部輸出端口和電源輸入端口，所述外部電路至少包括負(fù)載、外部檢測(cè)電阻和輸出電路， 自所述輸出電路輸出的最終電壓反饋至所述負(fù)載的輸入端，所述負(fù)載的輸出端分別連接一所述外部檢測(cè)電阻的一端以及一檢測(cè)端口，進(jìn)而通過所述檢測(cè)端口連接至所述比較器的正向輸入端，該外部檢測(cè)電阻的另一端接地，所述比較器的負(fù)向輸入端輸入一基準(zhǔn)電壓， 所述比較器用以比較正向輸入端和負(fù)向輸入端的輸入電壓的大小，從而產(chǎn)生OC信號(hào)并傳輸至所述第一邏輯控制電路的一輸入端； 所述第一邏輯控制電路依據(jù)收到的OC信號(hào)生成邏輯信號(hào)； 所述控制器用以依據(jù)輸入端接收到的邏輯信號(hào)輸出控制信號(hào)至所述電源控制電路，從而實(shí)現(xiàn)所述內(nèi)部輸出端口輸出電壓的控制； 所述內(nèi)部輸出端口分別與所述電源控制電路和所述輸出電路連接； 所述電源控制電路還與電源輸入端口連接； 所述內(nèi)部封裝電路的封裝管腳至少包括所述內(nèi)部輸出端口、電源輸入端口、檢測(cè)端口和一接地腳。
2.如權(quán)利要求1所述的實(shí)現(xiàn)平均電流保護(hù)的電源管理系統(tǒng)，其特征在于:所述電源控制電路至少包括第一功率管、第二功率管，電源輸入端口連接至所述第一功率管的漏極，所述第一功率管的源極與所述第二功率管的漏極連接，且所述第一功率管的源極與第二功率管的漏極均連接至所述內(nèi)部輸出端口，所述第二功率管的源極接地，所述第一功率管和第二功率管的柵極均連接至所述控制器的輸出端，所述控制器用以依據(jù)輸入端接收到的信號(hào)控制第一功率管和第二功率管的導(dǎo)通與截?cái)唷?br>3.如權(quán)利要求2所述的實(shí)現(xiàn)平均電流保護(hù)的電源管理系統(tǒng)，其特征在于:所述控制器包括第二邏輯控制電路和驅(qū)動(dòng)電路，所述第二邏輯控制電路的一個(gè)輸入端連接所述第一邏輯控制電路，所述第二邏輯控制電路的輸出端分別連接兩個(gè)所述驅(qū)動(dòng)電路的輸入端，兩個(gè)所述驅(qū)動(dòng)電路的輸出端分別連接第一功率管和第二功率管的柵極。
4.如權(quán)利要求2所述的實(shí)現(xiàn)平均電流保護(hù)的電源管理系統(tǒng)，其特征在于:所述輸出電路包括一電感，所述電感的輸入端連接所述內(nèi)部輸出端口。
5.如權(quán)利要求1所述的實(shí)現(xiàn)平均電流保護(hù)的電源管理系統(tǒng)，其特征在于:所述內(nèi)部封裝電路還包括自舉電路和電容接口，所述自舉電路的輸入端連接所述電源輸入端口，所述控制器的一個(gè)供電端口分別連接所述自舉電路的輸出端和電容接口，一個(gè)電容的兩端分別連接所述電容接口與內(nèi)部輸出接口，所述內(nèi)部封裝電路的封裝管腳還包括所述電容接口。
6.如權(quán)利要求1所述的實(shí)現(xiàn)平均電流保護(hù)的電源管理系統(tǒng)，其特征在于:所述內(nèi)部封裝電路還包括線性電壓調(diào)節(jié)器、帶隙基準(zhǔn)源、軟啟動(dòng)電路、誤差放大器和調(diào)節(jié)器，所述外部電路還包括分壓電阻； 所述線性電壓調(diào)節(jié)器的輸入端連接所述電源輸入端口，所述線性電壓調(diào)節(jié)器的一個(gè)輸出端連接所述帶隙基準(zhǔn)源的一個(gè)輸入端，所述帶隙基準(zhǔn)源的輸出端連接所述軟啟動(dòng)電路的輸入端，所述軟啟動(dòng)電路的輸出端連接到所述誤差放大器的正向輸入端，所述最終電壓經(jīng)一所述分壓電阻反饋至一分壓端口，進(jìn)而反饋至所述誤差放大器的負(fù)向輸入端，所述誤差放大器的輸出端連接至所述調(diào)節(jié)器的輸入端，所述調(diào)節(jié)器的輸出端與所述控制器的一個(gè)輸入端連接， 所述調(diào)節(jié)器至少用以依據(jù)自所述誤差放大器收到的COMP信號(hào)產(chǎn)生占空比信號(hào)，進(jìn)而將該占空比信號(hào)輸入至所述控制器； 所述控制器還用以依據(jù)所述占空比信號(hào)輸出控制信號(hào)至所述電源控制電路，從而實(shí)現(xiàn)所述內(nèi)部輸出端口輸出電壓的控制； 所述內(nèi)部封裝電路的封裝管腳還包括所述分壓端口。
7.如權(quán)利要求6所述的實(shí)現(xiàn)平均電流保護(hù)的電源管理系統(tǒng)，其特征在于:所述內(nèi)部封裝電路還包括一內(nèi)部線性電壓輸出端口，所述內(nèi)部線性電壓輸出端口與所述線性電壓調(diào)節(jié)器的一個(gè)輸出端連接。
8.如權(quán)利要求6所述的實(shí)現(xiàn)平均電流保護(hù)的電源管理系統(tǒng)，其特征在于:所述內(nèi)部封裝電路還包括放大器輸出端口，連接至所述誤差放大器的輸出端，所述外部電路還包括一電阻和一電容，該電阻的一端連接所述放大器輸出端口，另一端連接該電容的一端，該電容的另一端接地，所述內(nèi)部封裝電路的封裝管腳還包括所述放大器輸出端口。
9.如權(quán)利要求6所述的實(shí)現(xiàn)平均電流保護(hù)的電源管理系統(tǒng)，其特征在于:所述分壓電阻的數(shù)量為兩個(gè)，其中，所述最終電壓反饋至第一分壓電阻一端，所述第一分壓電阻的另一端分別連接第二分壓電阻的一端與所述分壓端口，所述第二分壓電阻的另一端接地。
【專利摘要】本實(shí)用新型提供了一種實(shí)現(xiàn)平均電流保護(hù)的電源管理系統(tǒng)，包括內(nèi)部封裝電路與外部電路，所述內(nèi)部封裝電路至少包括比較器、第一邏輯控制電路、控制器、電源控制電路、內(nèi)部輸出端口和電源輸入端口，所述外部電路至少包括負(fù)載、外部檢測(cè)電阻和輸出電路，所述比較器用以比較正向輸入端和負(fù)向輸入端的輸入電壓的大小，從而產(chǎn)生OC信號(hào)并傳輸至所述第一邏輯控制電路的一輸入端；所述第一邏輯控制電路依據(jù)收到的OC信號(hào)生成邏輯信號(hào)；所述控制器用以依據(jù)輸入端接收到的邏輯信號(hào)輸出控制信號(hào)至所述電源控制電路，從而實(shí)現(xiàn)所述內(nèi)部輸出端口輸出電壓的控制。
【IPC分類】H02H3-08
【公開號(hào)】CN204349412
【申請(qǐng)?zhí)枴緾N201420802223
【發(fā)明人】劉濤, 張子秋
【申請(qǐng)人】上海數(shù)明半導(dǎo)體有限公司
【公開日】2015年5月20日
【申請(qǐng)日】2014年12月16日