碳化硅半導(dǎo)體裝置的制造方法及碳化硅半導(dǎo)體裝置的制造方法
【專利摘要】本發(fā)明的碳化硅半導(dǎo)體裝置具有：n+型碳化硅基板(1)；n型碳化硅外延層(2)；p+型基區(qū)(3)，其選擇性地形成于n型碳化硅外延層(2)的表面層；n+型源區(qū)(6)，其選擇性地生成于p+型基區(qū)(3)內(nèi)；TiN膜(11)和Ni膜(12)，其作為電連接到n+型源區(qū)(6)而形成的源電極；柵絕緣膜(8)，其形成于p+型基區(qū)(3)的被n型碳化硅外延層(2)與n+型源區(qū)(6)所夾的部分的表面上；柵電極(9)，其形成于柵絕緣膜(8)上；漏電極，其形成于n+型碳化硅基板(1)的背面?zhèn)?；以及半?dǎo)體裝置用的金屬配線，其與作為源電極的TiN膜(11)和Ni膜(12)連接，以鋁作為材料而形成，并在該形成后通過低溫氮退火形成，即使在高溫下對(duì)柵極施加負(fù)電壓，也能夠抑制閾值電壓的降低。
【專利說明】
碳化硅半導(dǎo)體裝置的制造方法及碳化硅半導(dǎo)體裝置
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及使用了碳化硅基板的碳化硅半導(dǎo)體裝置的制造方法及碳化硅半導(dǎo)體
目.0
【背景技術(shù)】
[0002]材料中使用了碳化硅(以下稱為SiC)的半導(dǎo)體裝置作為硅(以下稱為Si)的下一代的半導(dǎo)體裝置倍受期待。SiC半導(dǎo)體裝置與材料中使用了Si的現(xiàn)有的半導(dǎo)體裝置相比，具有能夠?qū)?dǎo)通狀態(tài)下的元件的電阻降低到百分之幾，以及能夠在更高的溫度(200°C以上)的環(huán)境下使用等各種優(yōu)點(diǎn)。這是由SiC的帶隙是Si的3倍左右，擊穿電場(chǎng)強(qiáng)度比Si大接近I位數(shù)的材料本身的特性決定的。
[0003]作為SiC半導(dǎo)體裝置，目前，肖特基勢(shì)皇二極管(以下稱為SBD)、平面型垂直型MOSFET(MetalOxide Semiconductor Field Effect Transistor:金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)已經(jīng)被產(chǎn)品化。然而，SiC MOSFET在柵氧化膜/SiC界面存在問題，溝道迀移率低，元件電阻增大，無法充分發(fā)揮SiC的能力。
[0004]對(duì)此，近年來，提出了通過氧化和被稱為P0A(Post Oxidat1n Anneal:后氧化退火)的氧化后的退火方法的改善，從而使溝道迀移率得到了大幅地改善的低元件電阻的SiCMOSFETo
[0005]現(xiàn)有技術(shù)文獻(xiàn)
[0006]專利文獻(xiàn)
[0007]專利文獻(xiàn)1:日本特開2011-082454號(hào)公報(bào)

【發(fā)明內(nèi)容】

[0008]技術(shù)問題
[0009]然而，SiCMOSFET的課題依然很多。其一是閾值電壓的不穩(wěn)定性。如果在高溫下連續(xù)對(duì)MOSFET的柵極施加負(fù)電壓，則閾值電壓降低到OV以下，發(fā)生處于常閉(Normally off)的MOSFET變成常通(NormaIly on)的不良情況(例如，參照上述專利文獻(xiàn)I)。
[0010]根據(jù)發(fā)明人的測(cè)定，得到如下結(jié)果:在電壓施加前為+3V的閾值電壓在200°C下施加-20V的電壓10分鐘之后的閾值電壓降低到-12V。這被認(rèn)為是因?yàn)樯鲜龅臇叛趸?SiC界面的問題，與Si界面的界面態(tài)密度相比，SiC界面的界面態(tài)密度高2?3個(gè)數(shù)量級(jí)。
[0011]界面態(tài)主要是SiC的懸掛鍵(未結(jié)合鍵)，為了減少界面態(tài)，在柵氧化后，在含有氮的NO氣體、N2O氣體等氣氛下進(jìn)行退火是最近的在SiC MOSFET中形成柵氧化膜的主流。
[0012]由SMS分析的結(jié)果可知，當(dāng)在這些氣氛下進(jìn)行退火時(shí)，氮局部存在于界面。此時(shí)，由于氮以:N=(3配位)的形式進(jìn)入網(wǎng)絡(luò)而穩(wěn)定化，所以認(rèn)為能夠使懸掛鍵封端等，因此減少界面態(tài)的效果高。
[0013]然而，如果:N=(3配位)結(jié)構(gòu)的氮在附近存在活性氫和空穴(Hole)，則根據(jù)下述式(1-1)所示的反應(yīng)式帶正的電荷。
[0014]:Νξ(3 配位)+H+h(空穴)—ΝΗ+ξ(4 配位)+e—."(1-1)
[0015]如果對(duì)柵極施加負(fù)電壓，則在柵氧化膜/SiC界面存在102()Cm—3量級(jí)的空穴，因此在活性氫存在的情況下，(1-1)的反應(yīng)特別迅速地發(fā)生。并且，在高溫的情況下，NH+= (4配位)能夠侵入到遠(yuǎn)離界面的位置，并在該位置固定化并成為界面附近的空穴陷阱(Hole trap) ο
[0016]如果正的電荷凝聚，則電子集中到作為η型MOSFET的溝道的p型SiC表面，因此表面濃度變低，最差的情況是，表面轉(zhuǎn)為Ν，η型MOSFET的閾值電壓為負(fù)，MOSFET顯示常通的特性。
[0017]如上所述，在SiC η型MOSFET中，存在如果在高溫下對(duì)MOSFET的柵極持續(xù)施加負(fù)電壓，則閾值電壓降低的問題。
[0018]本發(fā)明為了解決上述的現(xiàn)有技術(shù)的問題，目的在于提供一種即使在高溫下對(duì)柵極施加負(fù)電壓，也能夠抑制閾值電壓的降低的碳化硅半導(dǎo)體裝置的制造方法及碳化硅半導(dǎo)體
目.ο
[0019]技術(shù)方案
[0020]為了實(shí)現(xiàn)上述目的，本發(fā)明的碳化硅半導(dǎo)體裝置的制造方法的特征在于，包括:在第一導(dǎo)電型的碳化硅基板的正面?zhèn)刃纬傻蜐舛鹊牡谝粚?dǎo)電型的碳化硅層的工序;在上述碳化硅層的表面層選擇性地形成第二導(dǎo)電型的區(qū)域的工序;在上述區(qū)域內(nèi)選擇性地形成第一導(dǎo)電型的源區(qū)的工序;形成電連接到上述源區(qū)的源電極的工序;在上述區(qū)域的被上述碳化硅層與上述源區(qū)所夾的部分的表面上形成柵絕緣膜的工序;在上述柵絕緣膜上形成柵電極的工序；以及在上述碳化硅基板的背面?zhèn)刃纬陕╇姌O的工序，所述碳化硅半導(dǎo)體裝置的制造方法還包括:以鋁作為材料形成與上述源電極連接的半導(dǎo)體裝置用的金屬配線的工序；以及在上述金屬配線形成之后，進(jìn)行低溫氮退火的工序。
[0021]另外，本發(fā)明的碳化硅半導(dǎo)體裝置的制造方法的特征在于，在上述金屬配線與碳化硅半導(dǎo)體基板之間形成有鈦膜。
[0022]另外，本發(fā)明的碳化硅半導(dǎo)體裝置的制造方法的特征在于，在上述鈦膜與碳化硅半導(dǎo)體基板之間形成有氮化鈦膜。
[0023]另外，本發(fā)明的碳化硅半導(dǎo)體裝置的制造方法的特征在于，在上述鈦膜與碳化硅半導(dǎo)體基板之間形成有鈦膜和氮化鈦膜。
[0024]本發(fā)明的碳化硅半導(dǎo)體裝置的特征在于，具有:第一導(dǎo)電型的碳化硅基板;第一導(dǎo)電型的碳化硅層，其形成于上述碳化硅基板的正面?zhèn)?，且為低濃?第二導(dǎo)電型的區(qū)域，其選擇性地形成于上述碳化硅層的表面層;第一導(dǎo)電型的源區(qū)，其選擇性地生成于上述區(qū)域內(nèi)；源電極，其電連接到上述源區(qū)而形成;柵絕緣膜，其形成于上述區(qū)域的被上述碳化硅層與上述源區(qū)所夾的部分的表面上;柵電極，其形成于上述柵絕緣膜上；漏電極，其形成于上述碳化硅基板的背面?zhèn)?，碳化硅半?dǎo)體裝置還具有:半導(dǎo)體裝置用的金屬配線，其與上述源電極連接，以鋁作為材料而形成，并在該形成之后通過低溫氮退火形成。
[0025]另外，本發(fā)明的碳化硅半導(dǎo)體裝置的特征在于，上述金屬配線的氫濃度為2X111Cnf2 以上且 2 X 1012cm—2 以下。
[0026]根據(jù)上述構(gòu)成，在形成半導(dǎo)體裝置用的金屬配線之后，實(shí)施低溫氮退火。由此，能夠降低用于金屬配線的鋁中的氫濃度，抑制閾值電壓的降低。
[0027]發(fā)明效果
[0028]根據(jù)本發(fā)明，起到即使在高溫下對(duì)柵極施加負(fù)電壓，也能夠抑制閾值電壓的降低的效果。
【附圖說明】
[0029]圖1是表示實(shí)施方式的碳化硅半導(dǎo)體裝置的構(gòu)成的截面圖。
[0030]圖2是表示由鋁濺射前的低溫氮退火的有無引起的閾值變化量的表。
[0031]圖3是表示由TiN膜是否有開口引起的閾值變化量的表。
[0032]圖4是表示由膜結(jié)構(gòu)的不同引起的閾值變化量的表。
[0033]圖5是表示本發(fā)明的實(shí)施例1的碳化硅半導(dǎo)體裝置的金屬配線后的狀態(tài)的截面圖。
[0034]圖6是表示本發(fā)明的實(shí)施例2的碳化硅半導(dǎo)體裝置的金屬配線后的狀態(tài)的截面圖。
[0035]符號(hào)說明
[0036]l:n+型碳化硅基板
[0037]2: η型碳化硅外延層
[0038]3:ρ+型基區(qū)
[0039]4:ρ型碳化娃外延層
[0040]5: P+型接觸區(qū)
[0041]6:η+型源區(qū)
[0042]7: η型阱區(qū)
[0043]8:柵絕緣膜
[0044]9:柵電極
[0045]10:層間絕緣膜
[0046]11:氮化鈦膜
[0047]12:鎳膜
[0048]13:金屬配線(鋁)
[0049]14:鈦膜
【具體實(shí)施方式】
[0050]以下，參照附圖對(duì)本發(fā)明的碳化硅半導(dǎo)體裝置的制造方法及碳化硅半導(dǎo)體裝置的優(yōu)選的實(shí)施方式進(jìn)行詳細(xì)說明。在本說明書和附圖中，在前綴有η或P的層和區(qū)域中，分別表示電子或空穴為多數(shù)載流子。另外，標(biāo)記于η或P的+和-分別表示雜質(zhì)濃度比未標(biāo)記+和-的層或區(qū)域的雜質(zhì)濃度高和低。應(yīng)予說明，在以下的實(shí)施方式的說明和附圖中，對(duì)同樣的結(jié)構(gòu)標(biāo)記相同的符號(hào)，并省略重復(fù)的說明。另外，在本說明書中，在密勒指數(shù)(結(jié)晶學(xué)的晶面指數(shù))的表述中，是標(biāo)注于隨后的指數(shù)的橫杠，通過在指數(shù)前標(biāo)注來表示負(fù)指數(shù)。
[0051]圖1是表示實(shí)施方式的碳化硅半導(dǎo)體裝置的構(gòu)成的截面圖。在該圖1中，示出η型MOSFET的制造工序中的濺射金屬配線之前的活性區(qū)域的狀態(tài)。η+型碳化硅基板1、η型碳化娃外延層2和P型碳化娃外延層4 一起作為碳化娃半導(dǎo)體基體。
[0052]在成為漏區(qū)的第一導(dǎo)電型的η+型碳化硅基板I的主面上堆積有η型碳化硅外延層(碳化娃層)2。在η+型碳化娃基板I的相對(duì)于η型碳化娃外延層2側(cè)相反一側(cè)的表面(碳化娃半導(dǎo)體基體的背面)設(shè)有背面電極(未圖示)。背面電極構(gòu)成漏電極。
[0053]在活性區(qū)域中，在碳化娃半導(dǎo)體基體的正面?zhèn)刃纬捎蠱OS(由金屬-氧化膜-半導(dǎo)體構(gòu)成的絕緣柵)結(jié)構(gòu)(元件結(jié)構(gòu)部)。具體而言，在活性區(qū)域中，在η型碳化硅外延層2的相對(duì)于η+型碳化硅基板I側(cè)相反一側(cè)(碳化硅半導(dǎo)體基體的正面?zhèn)?的表面層，選擇性地設(shè)有第二導(dǎo)電型的P+型區(qū)域(以下稱為P+型基區(qū))3。
[0054]在P+型基區(qū)3的表面和η型碳化硅外延層2的被相鄰的P+型基區(qū)3所夾的部分的表面上選擇性地堆積有P型碳化硅外延層4。
[0055]在P型碳化硅外延層4的P+型基區(qū)3上的部分，設(shè)有η+型源區(qū)6和P+型接觸區(qū)5。11+型源區(qū)6和P+型接觸區(qū)5相互接觸。另外，P+型接觸區(qū)5在深度方向貫通P型碳化硅外延層4并到達(dá)P+型基區(qū)3。
[0056]在P型碳化娃外延層4的η型碳化娃外延層2上的部分，設(shè)有在深度方向貫通P型碳化硅外延層4并到達(dá)η型碳化硅外延層2的η型阱區(qū)7。11型阱區(qū)7與η型碳化硅外延層2—起作為漂移區(qū)發(fā)揮作用。
[0057]在被η+型源區(qū)6與η型阱區(qū)7所夾的部分的表面上，隔著柵絕緣膜8設(shè)有柵電極9。柵電極9可以隔著柵絕緣膜8設(shè)置于η型阱區(qū)7的表面上。層間絕緣膜10以覆蓋柵電極9的方式設(shè)置于碳化硅半導(dǎo)體基體的整個(gè)正面?zhèn)取?br>[0058]在沿深度方向貫通層間絕緣膜10的接觸孔露出有η+型源區(qū)6和P+型接觸區(qū)5。在構(gòu)成柵電極9的多晶硅和層間絕緣膜10上形成有TiN(氮化鈦)膜11。
[0059]在從接觸孔露出的η+型源區(qū)6和P+型接觸區(qū)5上，設(shè)有Ni(鎳)膜12。祖膜12形成與碳化硅半導(dǎo)體基體的歐姆接合，作為源電極發(fā)揮作用。另外，源電極通過層間絕緣膜10與柵電極9電絕緣。
[0060]在實(shí)施方式的碳化硅半導(dǎo)體裝置中，通過濺射在使用碳化硅基板制作(制造)的例如上述的圖1中示出的構(gòu)成的絕緣柵型場(chǎng)效應(yīng)晶體管(MOSFET)的Ni膜12上形成金屬配線。該金屬配線如后所述，是堆積Al(鋁)電極13(參照?qǐng)D5)，或者依次堆積Ti(鈦)膜14和Al電極13(參照?qǐng)D6)而形成的。
[0061 ] 其后，實(shí)施3200C?420°C程度的低溫氮退火。發(fā)明人發(fā)現(xiàn)，通過該低溫氮退火，能夠?qū)⒔饘倥渚€中使用的鋁中的氫濃度降低到2X 111Cnf2以上且2X 112Cnf2以下，能夠抑制閾值電壓的降低。
[0062]低溫氮退火即使在形成于金屬配線上的最表面的最終保護(hù)膜(未圖示)的堆積后也有一些效果，但鋁中的活性氫因最終保護(hù)膜而難以從SiC MOSFET擴(kuò)散到外部，因此優(yōu)選在金屬配線形成后且最終保護(hù)膜的堆積之前進(jìn)行低溫氮退火。
[0063]并且，發(fā)明人根據(jù)下述(I)?(3)的實(shí)驗(yàn)事實(shí)認(rèn)為，活性氫的起源是作為金屬配線的鋁，溫度越高，氫的擴(kuò)散越快，因此從鋁到達(dá)柵氧化膜/SiC界面的活性氫與由于柵極負(fù)偏壓而高密度地聚集的空穴發(fā)生上述式(1-1)的反應(yīng)，引起閾值電壓的降低。另外，作為其改進(jìn)方法，應(yīng)用了用于使活性氫擴(kuò)散到外部的低溫氮退火。
[0064]圖2是表示由鋁濺射前的低溫氮退火的有無引起的閾值變化量的表。示出在高溫下對(duì)MOSFET的柵極施加負(fù)電壓的前后的閾值的變化量。
[0065](I)如圖1所示，即使在濺射作為金屬配線的鋁之前的步驟進(jìn)行低溫氮退火，如圖2所示(圖中為“有”)，也完全沒有閾值降低的降低效果。推斷為活性氫存在于鋁中。
[0066]圖3是表示由TiN膜是否有開口引起的閾值變化量的表。
[0067](2)在圖1中的作為柵電極9的多晶硅和在層間絕緣膜10上的TiN膜11 一部分形成有開口與未形成開口的相比，如圖3所示，有開口的一方閾值的降低量更大。推斷為TiN膜11的開口為活性氫的通道，認(rèn)為開口越大，通過的活性氫量越大，因此閾值降低變大。
[0068](3)在圖1中的沒有鋁的結(jié)構(gòu)的SiC MOSFET中，不發(fā)生閾值降低。
[0069]圖4是表示由膜結(jié)構(gòu)的不同引起的閾值變化量的表。此外，發(fā)明人還發(fā)現(xiàn)，通過在鋁(Al)電極下插入鈦(Ti)膜，從而能夠像圖4那樣，進(jìn)一步改善閾值降低。Ti膜已知為儲(chǔ)氫合金，認(rèn)為是有效地儲(chǔ)藏來自鋁(Al)的氫的結(jié)果。
[0070][實(shí)施例1]
[0071]圖5是表示本發(fā)明的實(shí)施例1的碳化硅半導(dǎo)體裝置的金屬配線后的狀態(tài)的截面圖。圖5是在圖1中示出的狀態(tài)之后，濺射作為金屬配線的鋁(Al)13，然后通過基于光刻法的蝕刻而加工成所期望的配線形狀之后的截面圖。
[0072]然后，以相同的抗蝕圖案對(duì)鋁13進(jìn)行蝕刻。在實(shí)施例1中，在該步驟中，在320?420°C程度的溫度下實(shí)施I?2小時(shí)程度的低溫氮退火。
[0073]這樣，進(jìn)入到鋁13的內(nèi)部的活性氫擴(kuò)散到外部，鋁13內(nèi)部的氫濃度降低。由此，在SiC MOSFET完成之后即使在高溫下對(duì)柵極施加負(fù)電壓，也能夠減少閾值降低的程度。這時(shí)，認(rèn)為雖然有些活性氫向n+型碳化硅基板I側(cè)擴(kuò)散，但通過鋁13的正下方的TiN膜11的阻擋效果，能夠到達(dá)n+型碳化硅基板I基板的活性氫是微量的。
[0074]也嘗試了在相同的溫度下進(jìn)行氫退火，但無法獲得氫濃度的降低效果、閾值降低抑制效果。認(rèn)為是因?yàn)橥嘶饸夥諡闅?，所以向外部擴(kuò)散的效果弱。也認(rèn)為是朝向SiC MOSFET擴(kuò)散到內(nèi)部。因此，退火氣氛只要是氫以外的非活性氣氛即可，可以使用氬(Ar)、氦(He)等。
[0075]低溫氮退火即使在形成于金屬配線(鋁13)上的最終保護(hù)膜堆積之后也能夠獲得效果，但由于鋁13中的活性氫因最終保護(hù)膜而難WWSiC MOSFET擴(kuò)散到外部，所以優(yōu)選在由鋁13構(gòu)成的金屬配線形成之后且最終保護(hù)膜堆積之前進(jìn)行低溫氮退火。
[0076][實(shí)施例2]
[0077]圖6是表示本發(fā)明的實(shí)施例2的碳化硅半導(dǎo)體裝置的金屬配線后的狀態(tài)的截面圖。示出在鋁13的正下方形成鈦(Ti)膜14的情況。在圖1中示出的狀態(tài)之后依次濺射金屬配線的鈦(Ti)膜14和鋁(Al)13，然后通過光刻法加工成所期望的配線形狀。
[0078]根據(jù)該實(shí)施例2，通過像上述那樣，在鋁(Al)13下插入鈦(Ti)膜14，從而鈦膜14儲(chǔ)藏活性氫，因此能夠使到達(dá)n+型碳化硅基板I的活性氫幾乎消失。如圖4(中間欄，右欄)所示，通過在TiN膜11與鋁(Al)13之間插入鈦(Ti)膜14，從而能夠進(jìn)一步改善閾值降低。
[0079]如上所述，根據(jù)實(shí)施方式，在形成MOSFET的金屬配線之后實(shí)施低溫氮退火。該低溫氮退火例如為320?420°C的程度。通過該低溫氮退火，能夠?qū)⒂糜诮饘倥渚€的鋁中的活性氫擴(kuò)散到外部。例如，能夠使金屬配線的氫濃度為2 X 111Cnf2以上且2 X 112Cnf2以下。由此，即使在高溫下對(duì)S i C基板的MOSFET的柵極施加負(fù)電壓，也能夠抑制閾值電壓的降低。
[0080]另外，也可以與上述實(shí)施方式不同，而成為在不形成P型碳化硅外延層4的情況下，在P+型基區(qū)3內(nèi)形成P+型接觸區(qū)5、n+型源區(qū)6的構(gòu)成。
[0081 ] 產(chǎn)業(yè)上的可利用性
[0082]如上所述，本發(fā)明的碳化硅半導(dǎo)體裝置的制造方法及碳化硅半導(dǎo)體裝置在電力變換裝置、各種產(chǎn)業(yè)用機(jī)械等的電源裝置等中使用的高耐壓碳化硅半導(dǎo)體裝置中有用。
【主權(quán)項(xiàng)】
1.一種碳化硅半導(dǎo)體裝置的制造方法，其特征在于，包括: 在第一導(dǎo)電型的碳化娃基板的正面?zhèn)刃纬傻蜐舛鹊牡谝粚?dǎo)電型的碳化娃層的工序； 在所述碳化硅層的表面層選擇性地形成第二導(dǎo)電型的區(qū)域的工序； 在所述區(qū)域內(nèi)選擇性地形成第一導(dǎo)電型的源區(qū)的工序； 形成電連接到所述源區(qū)的源電極的工序； 在所述區(qū)域的被所述碳化硅層與所述源區(qū)所夾的部分的表面上形成柵絕緣膜的工序； 在所述柵絕緣膜上形成柵電極的工序；以及 在所述碳化硅基板的背面?zhèn)刃纬陕╇姌O的工序， 所述碳化硅半導(dǎo)體裝置的制造方法還包括: 以鋁作為材料形成與所述源電極連接的半導(dǎo)體裝置用的金屬配線的工序；以及 在所述金屬配線形成之后，進(jìn)行低溫氮退火的工序。2.根據(jù)權(quán)利要求1所述的碳化硅半導(dǎo)體裝置的制造方法，其特征在于，在所述金屬配線與碳化硅半導(dǎo)體基板之間形成有鈦膜。3.根據(jù)權(quán)利要求2所述的碳化硅半導(dǎo)體裝置的制造方法，其特征在于，在所述鈦膜與碳化硅半導(dǎo)體基板之間形成有氮化鈦膜。4.根據(jù)權(quán)利要求2或3所述的碳化硅半導(dǎo)體裝置的制造方法，其特征在于，在所述鈦膜與碳化硅半導(dǎo)體基板之間形成有鈦膜和氮化鈦膜。5.一種碳化硅半導(dǎo)體裝置，其特征在于，具有: 第一導(dǎo)電型的碳化硅基板； 第一導(dǎo)電型的碳化硅層，其形成于所述碳化硅基板的正面?zhèn)?，且為低濃度?第二導(dǎo)電型的區(qū)域，其選擇性地形成于所述碳化硅層的表面層； 第一導(dǎo)電型的源區(qū)，其選擇性地生成于所述區(qū)域內(nèi)； 源電極，其以與所述源區(qū)電連接的方式形成； 柵絕緣膜，其形成于所述區(qū)域的被所述碳化硅層與所述源區(qū)所夾的部分的表面上； 柵電極，其形成于所述柵絕緣膜上；以及 漏電極，其形成于所述碳化硅基板的背面?zhèn)龋?所述碳化硅半導(dǎo)體裝置還具有: 半導(dǎo)體裝置用的金屬配線，其與所述源電極連接，以鋁作為材料而形成，并在該形成之后通過低溫氮退火形成。6.根據(jù)權(quán)利要求5所述的碳化硅半導(dǎo)體裝置，其特征在于，所述金屬配線的氫濃度為2X 111Cnf2以上且2 X 1012cm—2以下。
【文檔編號(hào)】H01L29/78GK105940498SQ201580006779
【公開日】2016年9月14日
【申請(qǐng)日】2015年3月11日
【發(fā)明人】須原紀(jì)之, 堤岳志, 巻渕陽, 巻渕陽一, 荒岡干, 福田憲司, 原田信介, 岡本光央
【申請(qǐng)人】富士電機(jī)株式會(huì)社, 獨(dú)立行政法人產(chǎn)業(yè)技術(shù)總合研究所