操作補償延遲的仿真器的方法及用于執(zhí)行該方法的裝置的制造方法
【專利說明】
[0001] 向2014年10月21日在韓國知識產(chǎn)權(quán)局提交的第10-2014-0142459號韓國專利 申請做出對優(yōu)先權(quán)的要求，該韓國專利申請的全部內(nèi)容通過引用包含于此。
技術(shù)領(lǐng)域
[0002] 發(fā)明構(gòu)思的實施例設(shè)及一種操作仿真器的方法，更具體地講，設(shè)及一種操作仿真 器的方法和用于執(zhí)行該方法的仿真裝置，其中，該仿真器能夠通過對包括在標(biāo)準(zhǔn)延遲格式 (SD巧文件中的互連延遲描述進(jìn)行補償而使數(shù)字信號與模擬信號同步。
【背景技術(shù)】
[0003] 電子設(shè)計自動化巧DA)是一種設(shè)計和生產(chǎn)從印刷電路板（PCB)到內(nèi)嵌電路的各 種電子裝置的技術(shù)。邸A的混合信號仿真工具通常用于驗證諸如半導(dǎo)體存儲器或片上系統(tǒng) (SoC)的半導(dǎo)體設(shè)計。
[0004] 混合信號仿真器可包括用于數(shù)字域的Verilog仿真器和用于模擬域的集成電路 增強仿真程序（SPICE)。Verilog仿真器和SPICE用于數(shù)模值/A)信號轉(zhuǎn)換和模數(shù)（A/D) 信號轉(zhuǎn)換。然而，當(dāng)數(shù)字域和模擬域彼此連接時，D/A信號轉(zhuǎn)換或A/D信號轉(zhuǎn)換會導(dǎo)致時序 誤差。運樣的時序誤差會降低數(shù)字建?；蚰M建模的準(zhǔn)確度。

【發(fā)明內(nèi)容】

[0005] 根據(jù)發(fā)明構(gòu)思的各種實施例，提供了一種用于使數(shù)字信號和模擬信號同步而在補 償來自數(shù)模信號轉(zhuǎn)換和模數(shù)信號轉(zhuǎn)換中的至少一種轉(zhuǎn)換的延遲期間操作仿真器的方法。該 方法包括W下步驟：利用第一網(wǎng)表、時序庫和標(biāo)準(zhǔn)寄生交換格式（SPE巧文件生成上升時間 和下降時間中的一個時間W及標(biāo)準(zhǔn)延遲格式（SD巧文件；利用上升時間和下降時間中的所 述一個時間來調(diào)整包括在SDF文件中的互連延遲描述W補償延遲；根據(jù)補償后的互連延遲 描述利用第一驅(qū)動單元生成事件。
[0006] 第一網(wǎng)表可W是Verilog網(wǎng)表?？蒞在電氣和電子工程師協(xié)會地?。?biāo)準(zhǔn)1497 中定義SDF文件。
[0007] 互連延遲描述可W包括連接到第一驅(qū)動單元的輸入端子和輸出端子當(dāng)中的至少 一個端子的至少一個互連的延遲。
[0008] 該方法還可W包括：使用接口仿真器利用上升時間和下降時間中的所述一個時間 W及事件生成模擬信號；W及使用模擬仿真器利用模擬信號驅(qū)動第一被驅(qū)動單元。生成的 模擬信號可W反映與事件對應(yīng)的上升時間和下降時間中的所述一個時間。模擬仿真器是集 成電路增強仿真程序（SPICE)。
[0009] 可W基于上升時間和下降時間中的所述一個時間與互連延遲描述之間的差來調(diào) 整互連延遲描述?？蒞基于等式A = C-B/2來調(diào)整互連延遲描述，其中，A是調(diào)整后的互連 延遲描述，C是互連延遲描述，B是上升時間和下降時間中的所述一個時間。
[0010] 可W由電氣和電子工程師協(xié)會（I邸巧標(biāo)準(zhǔn)1481-1999的至少一部分來支持SPEF 文件。
[0011] 該方法還可W包括：利用第一網(wǎng)表和時序庫生成有效電容負(fù)載；利用第二網(wǎng)表和 有效電容負(fù)載生成新網(wǎng)表；W及根據(jù)新網(wǎng)表利用第二驅(qū)動單元生成反映有效電容負(fù)載的模 擬信號。
[0012] 根據(jù)發(fā)明構(gòu)思的其他實施例，提供了一種包含由用于補償延遲W使數(shù)字信號和模 擬信號同步的由處理裝置運行的計算機程序的非暫時性的計算機可讀記錄介質(zhì)。該計算機 可讀介質(zhì)包括：延遲計算代碼段，用于利用第一網(wǎng)表、時序庫和標(biāo)準(zhǔn)寄生交換格式（SPE巧 文件生成上升時間和下降時間中的一個時間W及標(biāo)準(zhǔn)延遲格式（SD巧文件；SDF文件轉(zhuǎn)換 代碼段，用于利用上升時間和下降時間中的所述一個時間調(diào)整包括在SDF文件中的互連延 遲描述W補償延遲；數(shù)字仿真器代碼段，用于根據(jù)補償后的互連延遲描述利用第一驅(qū)動單 元生成事件。
[0013] 該延遲計算代碼還可W利用第一網(wǎng)表和時序庫生成有效電容負(fù)載。另外，該計算 機可讀介質(zhì)還可W包括：網(wǎng)表轉(zhuǎn)換代碼段，用于利用第二網(wǎng)表和有效電容負(fù)載生成新網(wǎng)表； 模擬仿真器代碼段，用于根據(jù)新網(wǎng)表利用第二驅(qū)動單元生成反映有效電容負(fù)載的模擬信 號。
[0014] 根據(jù)發(fā)明構(gòu)思的其他實施例，提供了一種仿真裝置，該仿真裝置包括存儲器，被配 置為存儲仿真器程序；W及處理器，被配置為運行存儲在存儲器中的仿真器程序。當(dāng)處理器 運行仿真器程序時，仿真器程序利用第一網(wǎng)表、時序庫和標(biāo)準(zhǔn)寄生交換格式（SPE巧文件生 成上升時間和下降時間中的一個時間W及標(biāo)準(zhǔn)延遲格式（SD巧文件；利用上升時間和下降 時間中的所述一個時間修改包括在SDF文件中的互連延遲描述；利用修改后的互連延遲描 述生成用于控制第一驅(qū)動單元的操作的事件。
[0015] 仿真程序可W利用上升時間和下降時間中的所述一個時間W及生成的事件生成 模擬信號，并可W利用模擬信號驅(qū)動被驅(qū)動單元。修改后的互連延遲描述可W與上升時間 和下降時間中的所述一個時間W及互連延遲描述之間的差對應(yīng)。
[0016] 可W根據(jù)等式A = C-B/2來修改互連延遲描述，其中，A是修改后的互連延遲描述， C是互連延遲描述，B是上升時間和下降時間中的所述一個時間。仿真程序可W利用第一網(wǎng) 表和時序庫生成有效電容負(fù)載；利用第二網(wǎng)表和有效電容負(fù)載生成新網(wǎng)表；基于新網(wǎng)表利 用第二驅(qū)動單元生成反映有效電容負(fù)載的模擬信號。
[0017] 根據(jù)發(fā)明構(gòu)思的其他實施例，提供了一種仿真器，該仿真器包括：存儲器，用于存 儲第一網(wǎng)表、時序庫和標(biāo)準(zhǔn)寄生交換格式（SPE巧文件；W及處理器，被配置為補償延遲W 使數(shù)字和模擬信號同步。該處理器包括：延遲計算器模塊，用于利用第一網(wǎng)表、時序庫和 標(biāo)準(zhǔn)寄生交換格式（SPE巧文件生成上升時間和下降時間中的一個時間W及標(biāo)準(zhǔn)延遲格式 (SD巧文件；SDF文件轉(zhuǎn)換器模塊，用于利用上升時間和下降時間中的一個時間調(diào)整包括在 SDF文件中的互連延遲描述W補償延遲；W及數(shù)字仿真器模塊，用于根據(jù)補償后的互連延 遲描述利用第一驅(qū)動單元生成事件。
[0018] 互連延遲描述包括連接到第一驅(qū)動單元的輸入端子和輸出端子中的至少一個端 子的至少一個互連的延遲。
[0019] 該仿真器還可W包括：接口仿真器模塊，用于利用上升時間和下降時間中的所述 一個時間W及事件生成模擬信號；W及模擬仿真器模塊，用于利用模擬信號驅(qū)動第一被驅(qū) 動單元。
[0020] 生成模擬信號的步驟可W包括：接口仿真器生成反映與事件對應(yīng)的上升時間和下 降時間中的所述一個時間的模擬信號。
[0021] SDF文件轉(zhuǎn)換器模塊可W基于上升時間和下降時間中的所述一個時間與互連延遲 描述之間的差來調(diào)整互連延遲描述。SDF文件轉(zhuǎn)換器模塊可W基于等式A = C-B/2調(diào)整互 連延遲描述，其中，A是調(diào)整后的互連延遲描述，C是互連延遲描述，B是上升時間和下降時 間中的所述一個時間。
[0022] 數(shù)字仿真器模塊可W W硬件描述語言（皿L)形成。數(shù)字仿真器模塊可W W Verilog皿L形成。
[0023] 延遲計算器模塊、SDF文件轉(zhuǎn)換器模塊和數(shù)字仿真器模塊可W利用可被中央處理 單元（CPU)運行的軟件程序來實現(xiàn)。模擬仿真器模塊可W包括集成電路增強仿真程序。 SPEF文件可W由電氣和電子工程師協(xié)會（I邸巧標(biāo)準(zhǔn)1481-1999的至少一部分來支持。
[0024] 延遲計算器模塊還可W利用第一網(wǎng)表和時序庫生成有效電容負(fù)載。另外，該仿真 器還可W包括：網(wǎng)表轉(zhuǎn)換模塊，用于利用第二網(wǎng)表和有效電容負(fù)載生成新網(wǎng)表；模擬仿真 器模塊，用于根據(jù)新網(wǎng)表利用第二驅(qū)動單元生成反映有效電容負(fù)載的模擬信號。
【附圖說明】
[0025] 發(fā)明構(gòu)思的示例性實施例將通過下面結(jié)合附圖進(jìn)行的描述而變得更清楚，在附圖 中：
[00%] 圖1是用于解釋根據(jù)發(fā)明構(gòu)思的各種實施例的操作仿真器裝置的方法的示意性 框圖；
[0027] 圖2是根據(jù)發(fā)明構(gòu)思的各種實施例的仿真裝置的框圖；
[0028] 圖3是包括被用于數(shù)模信號轉(zhuǎn)換的第一驅(qū)動單元所驅(qū)動的第一被驅(qū)動單元的電 路的圖；
[0029] 圖4是根據(jù)發(fā)明構(gòu)思的各種實施例的數(shù)模信號轉(zhuǎn)換的仿真的概念圖；
[0030] 圖5是用于解釋根據(jù)發(fā)明構(gòu)思的各種實施例的將未補償延遲的事件轉(zhuǎn)換為未補 償延遲的模擬信號的方法的概念圖；
[0031] 圖6是根據(jù)發(fā)明構(gòu)思的各種實施例的依據(jù)已補償延遲的互連延遲描述的已補償 延遲的事件和與該事件對應(yīng)的第一模擬信號的圖；
[0032] 圖7是根據(jù)發(fā)明構(gòu)思的各種實