一種可重構(gòu)物理不可克隆功能電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及物理不可克隆技術(shù)和信息安全技術(shù)，具體涉及一種可重構(gòu)物理不可克隆功能電路。
【背景技術(shù)】
[0002]物理不可克隆技術(shù)(Physical Unclonable Funct1n, PUF)是近年來不斷發(fā)展的一種信息安全技術(shù)。該技術(shù)具有不可預(yù)測、不可復(fù)制、不可篡改等眾多優(yōu)點，可以極大地提高系統(tǒng)在加密、防偽等方面的安全性。因此，PUF技術(shù)在信息安全領(lǐng)域?qū)⒕哂袕V闊的應(yīng)用前景。
[0003]PUF技術(shù)主要分為非電子類PUF和電子類PUF。非電子類PUF包括光學(xué)PUF等。電子類PUF基于集成電路(Integrated Circuit)制造技術(shù)，使用各種集成電路器件來構(gòu)成其實施電路，并利用集成電路制造工藝的隨機偏差，來實現(xiàn)其唯一且不可復(fù)制的特性。因此，電子類PUF可以在各種集成電路工藝下實現(xiàn)，并集成到芯片之中。
[0004]除了可靠性之外，許多應(yīng)用場合對PUF電路的面積、功耗也有著嚴格的要求，并且一些應(yīng)用系統(tǒng)在不同時刻需要使用不同的PUF數(shù)據(jù)，即需要對PUF數(shù)據(jù)進行重構(gòu)。傳統(tǒng)上通過增加PUF電路模塊的數(shù)量來實現(xiàn)PUF數(shù)據(jù)的重構(gòu)，但這種方法增加了芯片的成本和功耗。因此，設(shè)計一種低成本、低功耗且可重構(gòu)的PUF電路具有重要的應(yīng)用意義。

【發(fā)明內(nèi)容】

[0005]針對上述現(xiàn)有技術(shù)存在的不足，本發(fā)明提供了一種可重構(gòu)物理不可克隆功能電路，利用電阻的工藝偏差來產(chǎn)生PUF數(shù)據(jù)，具有可靠性高、功耗低等優(yōu)點，且以較小的電路成本實現(xiàn)PUF電路的可重構(gòu)功能，不需要增加整個PUF電路模塊，可降低芯片的成本。
[0006]本發(fā)明提供的可重構(gòu)物理不可克隆功能電路的特征在于:所述功能電路包括PUF陣列、重構(gòu)陣列、參考電壓電路，其中:
所述PUF陣列包括至少I個PUF單元，該PUF單元包括至少兩個電阻分壓單元，每個電阻分壓單元產(chǎn)生并輸出一個PUF電壓信號至所述的重構(gòu)陣列，該重構(gòu)陣列包括至少I個重構(gòu)單元，所述的PUF陣列以及所述的重構(gòu)陣列分別與所述的參考電壓電路相連，使能信號連接至該參考電壓電路以及所述PUF陣列中的每個PUF單元，重構(gòu)信號連接至所述重構(gòu)陣列中的每個重構(gòu)單元控制其對PUF數(shù)據(jù)進行重構(gòu)。
[0007]所述電阻分壓單元包括電阻1、電阻2、開關(guān)I和開關(guān)2，電阻I與電阻2串聯(lián)連接，該電阻I與該電阻2連接端通過開關(guān)2連接至所述的PUF電壓信號，電阻I未與電阻2連接的一端通過開關(guān)I連接至電源，電阻2未與電阻I連接的一端連接至地，開關(guān)I和開關(guān)2由所述的使能信號控制開關(guān)。
[0008]所述參考電壓電路包括電阻3、電阻4和開關(guān)3，電阻3與電阻4串聯(lián)連接，該電阻3和該電阻4連接端與參考電壓信號相連，該電阻3未與該電阻4連接的一端通過開關(guān)3連接至電源，電阻4未與電阻3連接的一端連接至地，開關(guān)3由所述的使能信號控制開關(guān)。
[0009]所述重構(gòu)單元包括一個多選二電路和一個比較器，對PUF數(shù)據(jù)進行提取，與重構(gòu)單元相對應(yīng)的PUF單元輸出的至少兩個PUF電壓信號以及參考電壓電路輸出的參考電壓信號分別連接至該多選二電路，該多選二電路輸出的兩個電壓信號分別連接至所述比較器的正負輸入端，該比較器輸出端連接至PUF數(shù)據(jù)信號，多選二電路由重構(gòu)信號控制。
[0010]進一步的，所述PUF陣列由包含m行、η列的任意矩陣構(gòu)成，其中，m和η為多I的整數(shù)，所述的PUF單元的個數(shù)等于m X η，所述的重構(gòu)陣列中重構(gòu)單元的個數(shù)等于η，PUF陣列產(chǎn)生mXη位PUF數(shù)據(jù)信號。每一列PUF單元中的每個PUF單元產(chǎn)生的至少兩個PUF電壓信號連接至所述重構(gòu)陣列中與該列PUF單元對應(yīng)的一個重構(gòu)單元，該重構(gòu)單元對單個PUF單元產(chǎn)生的至少兩個PUF電壓進行比較，產(chǎn)生I位PUF數(shù)據(jù)。提取PUF數(shù)據(jù)時，所述的使能信號依次選擇上述PUF陣列中的一行PUF單元連接至重構(gòu)陣列，重構(gòu)陣列對該行PUF數(shù)據(jù)進行提取，提取完成后使能信號則選擇下一行PUF單元進行提取，直至所有PUF數(shù)據(jù)被提取。
[0011]進一步的改進方案為，所述電阻分壓單元中開關(guān)I和開關(guān)2由使能信號控制，當(dāng)使能信號有效時，開關(guān)I和開關(guān)2導(dǎo)通，電阻分壓單元打開，電阻I通過開關(guān)I接通電源，電阻分壓單元產(chǎn)生一個由工藝偏差決定的PUF電壓，PUF電壓通過開關(guān)2連接至對應(yīng)的重構(gòu)單元。使能信號無效時，開關(guān)I和開關(guān)2關(guān)斷，電阻分壓單元關(guān)閉，節(jié)省功耗。電阻I和電阻2采用相同的尺寸、類型和版圖設(shè)計。上述電阻的類型為多晶硅電阻、阱電阻或熱電阻等。
[0012]進一步的改進方案為，所述重構(gòu)單元中多選二電路由重構(gòu)信號控制，從輸入的至少兩個PUF電壓和參考電壓信號中選擇其中兩個電壓信號輸出到比較器正負輸入端。比較器對多選二電路輸出的兩個電壓信號進行比較，產(chǎn)生一位PUF數(shù)據(jù)。若比較器正端輸入電壓高于負端，則輸出PUF數(shù)據(jù)1，反之，則輸出PUF數(shù)據(jù)O。在不同的重構(gòu)信號控制下，重構(gòu)單元可以從單個PUF單元產(chǎn)生的多個PUF電壓以及參考電壓之中選擇不同的兩個電壓進行比較，從同一個PUF單元中提取出多個不同的PUF數(shù)據(jù)。因此，重構(gòu)陣列可以從同一個PUF陣列中提取出多組不同的PUF數(shù)據(jù)，實現(xiàn)PUF數(shù)據(jù)的重構(gòu)。若PUF單元中電阻分壓單元的個數(shù)為k，k為彡2的整數(shù)，重構(gòu)單元中多選二電路為(k+Ι)選二電路，則PUF數(shù)據(jù)的可重構(gòu)數(shù)目為0.5XkX (k+1) ο通過增加PUF單元中電阻分壓單元的個數(shù)，可增加PUF數(shù)據(jù)的可重構(gòu)數(shù)目。
[0013]所述的參考電壓電路中電阻3和電阻4采用相同的尺寸和類型，且采用較大的寬度和長度尺寸設(shè)計和版圖匹配設(shè)計，使該電阻3和電阻4的工藝偏差最小化，以產(chǎn)生一個精確的參考電壓信號。
[0014]所述的PUF數(shù)據(jù)的提取和重構(gòu)的步驟包括:
步驟一，外部控制電路開始提取PUF數(shù)據(jù)，發(fā)出有效的使能信號和重構(gòu)信號，若需要重構(gòu)PUF數(shù)據(jù)，則使用與上次提取不同的重構(gòu)信號，若不需要重構(gòu)PUF數(shù)據(jù)，則使用相同的重構(gòu)信號；
步驟二，參考電壓電路接收到使能信號，產(chǎn)生參考電壓，連接至每個重構(gòu)單元，PUF陣列接收到使能信號，打開PUF單元，每個PUF單元產(chǎn)生多個PUF電壓信號，連接至對應(yīng)的重構(gòu)單元;
步驟三，重構(gòu)陣列接收到重構(gòu)信號，重構(gòu)單元根據(jù)重構(gòu)信號從PUF單元產(chǎn)生多個PUF電壓信號以及參考電壓中選擇對應(yīng)的兩個電壓信號進行比較，產(chǎn)生PUF數(shù)據(jù)；
步驟四，外部控制電路讀取重構(gòu)陣列產(chǎn)生的所有PUF數(shù)據(jù)，完成PUF數(shù)據(jù)的提取后，關(guān)閉使能信號，電路關(guān)斷，PUF數(shù)據(jù)消失。
[0015]本發(fā)明提供的可重構(gòu)物理不可克隆功能電路，相比現(xiàn)有不可重構(gòu)PUF電路，通過增加一個參考電壓電路或者在PUF單元中增加一個電阻分壓單元，即可實現(xiàn)可重構(gòu)PUF電路，進一步增加電阻分壓單元的個數(shù)則可獲得近似具有平方關(guān)系的可重構(gòu)數(shù)目，電路成本低。不使用的電路可被使能信號關(guān)閉，節(jié)省電路功耗?？筛鶕?jù)實際應(yīng)用需求靈活設(shè)計PUF電路的結(jié)構(gòu)，以實現(xiàn)最低的成本和功耗。芯片掉電，PUF數(shù)據(jù)消失，即使芯片不掉電，通過關(guān)閉使能信號亦可刪除PUF數(shù)據(jù)，提高系統(tǒng)安全性。
【附圖說明】
[0016]圖1為本發(fā)明實施例的電路結(jié)構(gòu)示意圖；
圖2為本發(fā)明實施例中PUF單元示意圖；