專利名稱：多層印刷電路板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是涉及一種多層印刷電路板；提議一種關(guān)于即使是安裝了高頻的IC芯片、特別在3GHz或3GHz以上的高頻區(qū)域的IC芯片也不發(fā)生錯誤動作或錯誤等而能夠提高電特性或可靠性的多層印刷電路板。
背景技術(shù)：
在構(gòu)成IC芯片用的封裝的積層(build-up)式的多層印刷電路板，在形成通孔的芯基板的兩面或單面，形成層間絕緣樹脂，通過激光或光蝕刻而對于層間導通用的層間導通用孔，來進行開口，形成層間樹脂絕緣層。在該層間導通用孔內(nèi)壁和層間樹脂絕緣層上，通過電鍍等而形成導體層，經(jīng)過蝕刻等形成圖案，制作出導體電路。此外，通過反復地形成層間絕緣層和導體層而得到積層式多層印刷電路板。配合于需要，通過在表層，形成錫鉛凸塊、外部端子(PGA/BGA等)，而成為能夠安裝IC芯片的基板或封裝基板。IC芯片是通過進行C4(覆晶)安裝而進行IC芯片和基板間的電連接。
作為積層式(build-up)式多層印刷電路板的先前技術(shù)是有日本特開平6-260756號公報、日本特開平6-275959號公報等。它們都在用填充樹脂來填充了通孔的芯基板上形成連接盤(land)，在其兩面上形成具有層間導通用孔的層間絕緣層，通過添加法而施行導體層，通過連接于連接盤而得到形成高密度化、微細配線的多層印刷電路板。
但是，隨著IC芯片高頻化，其錯誤動作或錯誤的發(fā)生頻率變高。特別是在頻率超過3GHz時，其程度增大。在超過5GHz時，有時會完全無法動作。因此，在具備將該IC芯片作為CPU的電腦，不能進行應該發(fā)揮功能的動作、例如圖像識別、開關(guān)切換、向外部傳送數(shù)據(jù)等的所要求的功能或動作。
在分別對這些IC芯片、基板進行無損檢查或分解時，在IC芯片、基板本身不發(fā)生短路或開路等問題，在安裝頻率小(特別是不到1GHz)的IC芯片時，不發(fā)生錯誤動作或錯誤。
本發(fā)明人為了解決上述課題，提出如日本特愿2002-233775號中所記載的、使芯基板上的導體層的厚度大于層間絕緣層上的導體層的厚度。但是，在上述發(fā)明中，在制作具有微細配線圖案的芯基板時，使得配線圖案間的絕緣間隔變窄，成為絕緣可靠性差的印刷電路板。

發(fā)明內(nèi)容
本發(fā)明是為了解決上述課題而完成的，其目的在于提出一種可以構(gòu)成高頻區(qū)域的IC芯片、特別是即使超過3GHz也不發(fā)生錯誤動作或錯誤的印刷基板或封裝基板的多層印刷電路板。
此外，其目的是提供一種絕緣可靠性和連接可靠性高的多層印刷電路板。
本發(fā)明人為實現(xiàn)上述目的而全心地進行了研究，其結(jié)果想到以以下所示內(nèi)容為要旨構(gòu)成的發(fā)明。即，本發(fā)明的第1技術(shù)方案的一種多層印刷電路板，在芯基板上形成層間絕緣層和導體層，通過層間導通用孔被進行電連接，其特征在于，芯基板的導體層的厚度大于層間絕緣層上的導體層的厚度，所述芯基板上的導體層的側(cè)面成為錐形狀，設(shè)連結(jié)該導體層的側(cè)面的上端和下端的直線與芯基板的水平面間的夾角度為Θ時，所述Θ滿足2.8＜tanΘ＜55的關(guān)系式。
本發(fā)明的第2技術(shù)方案是一種多層印刷電路板，在芯基板上形成層間絕緣層和導體層，通過層間導通用孔被進行電連接，其特征在于，所述芯基板是在表背面具有導體層并且在內(nèi)層具有厚導體層的3層或3層以上的多層芯基板，所述芯基板的內(nèi)層的導體層和表背面的導體層中的、至少1層是電源層用導體層或接地用導體層。
此外，也可以是設(shè)在連結(jié)內(nèi)層的導體層側(cè)面的上端和下端的直線與芯基板的水平面間所成的角度為Θ時，所述Θ滿足2.8＜tanΘ＜55的關(guān)系式。
作為第1效果是可以通過使芯基板的電源層的導體層變厚而增加芯基板的強度，由此即使是芯基板本身變薄，也能夠通過基板本身，來緩和彎曲或發(fā)生的應力。
作為第2效果是可以通過使得導體層變厚而增加導體本身的體積?？梢酝ㄟ^增加其體積而降低在導體的電阻。因此，不妨礙流動的信號線等的電傳送等。因此，傳送的信號等不會產(chǎn)生損失。這是通過僅使成為芯部分的基板變厚而達到其效果的。厚導體層最好是配置在芯基板的內(nèi)層。形成于芯基板上的層間絕緣層或?qū)娱g絕緣層上的導體層變得平坦。此外，互感減少。
作為第3效果是可以通過使用導體層作為電源層而提高電源對于IC芯片的供給能力。此外，可以通過使用導體層作為接地層而降低重疊于供向IC芯片的信號及電源的噪音。其根據(jù)是在第2效果所述的導體電阻的降低不妨礙電源的供給。因此，可以在該多層印刷基板上安裝了IC芯片時，降低IC芯片～基板～電源為止的回路電感。因此，初始動作的電源不足變小，所以，不容易引起電源不足，因此即使安裝了高頻區(qū)域的IC芯片，也不會引起初始啟動的錯誤動作或錯誤等。
作為第4效果是由于芯基板的導體層的側(cè)面為錐形狀，在連結(jié)該導體層的側(cè)面的上端和下端的直線與芯基板的水平面間所成的角度(以下、有時僅稱為導體層的側(cè)面的角度)為Θ時，所述Θ滿足2.8＜tanΘ＜55的關(guān)系式，因此，可以同時實現(xiàn)微細化和防止電源不足、高速傳送信號。由于tanΘ＞2.8，因此，即使是使導體層的上端間接近地進行配置，也可以確保導體層的下端間的間隔。由此，成為高密度且高絕緣可靠性的印刷電路板。此外，由于電位相反的通孔和芯基板的內(nèi)層導體可以相接近地進行配置，因此，減少了電感。由此，成為容易防止電源不足的多層印刷電路板。作為使兩者接近的方法可以是不具有后面敘述的虛設(shè)連接盤的通孔。另一方面，由于tanΘ＜55，因此，導體層的側(cè)壁不是直角。因此，為了進行阻抗匹配，不需要使信號用通孔(與IC信號電路電連接的通孔)的導體厚度或直徑變薄或變小。其結(jié)果，能夠降低信號用通孔的導體電阻，因此，有利于高速信號傳送。此外，導體層的側(cè)面為錐形狀時，也可以同時防止電源不足和信號惡化。由于成為錐形狀，可以在貫通多層芯的信號用通孔處，減小信號的衰減，所以不容易引起信號惡化。而且，由于導體層的側(cè)面的角度大于等于規(guī)定的角度，可以降低導體電阻，從而能夠抑制電源不足。此外，在是多層芯時，在設(shè)表背面的導體層側(cè)面的角度為Θ1、設(shè)內(nèi)層的導體層側(cè)面的角度為Θ2時，最好是Θ1＞Θ2。在芯基板上形成由層間絕緣層和導體層所構(gòu)成的積層(build-up)層，是由于在積層層的信號線容易進行阻抗匹配。在Θ1小的錐形上形成有積層層的信號線時，是因為該信號線下的層間絕緣層厚度呈不同的區(qū)域變多的緣故。此外，由于不能使通孔間距變窄，因此，無法減小電感。
本發(fā)明人為實現(xiàn)上述目的而全心地進行研究，其結(jié)果是想到以以下所示內(nèi)容為要旨構(gòu)成的發(fā)明。即，本發(fā)明的一種多層印刷電路板，在芯基板上形成有層間絕緣層和導體層，通過層間導通用孔進行電連接，其特征在于，芯基板的電源用或接地用的導體層的厚度和的至少一厚度和大于層間絕緣層上的導體層的厚度。
即，將芯基板作為多層芯基板，不是僅使芯基板的表背面的導體層的厚度變厚，在于使各導體層的厚度的和變厚。在是多層芯基板時，分別添加了芯基板的表背面的導體層和內(nèi)層的導體層的厚度的厚度是有助于對IC的電源供給或使其穩(wěn)定化的厚度。在該情況下，表背面的導體層和內(nèi)層的導體層是具有電連接，并且，適用于在通過2個或2個以上部位的電連接時。即，可以通過多層化，增大多層芯基板的各導體層的厚度的和，使用芯的導體層作為電源用的導體層，從而提高電源對IC芯片的供給能力。此外，可以通過將芯的導體層作為接地層使用，從而降低重疊于供向IC芯片的信號及電源上的噪音，可以穩(wěn)定地向IC供給電源。因此，在該多層印刷基板上安裝了IC芯片時，可以降低IC芯片～基板～電源為止的回路電感。因此，初始動作的電源不足變小，所以不容易引起電源不足，即使安裝了高頻區(qū)域的IC芯片，也不會引起初始啟動的錯誤動作或錯誤等。此外，由于降低了噪音，所以不會引起錯誤動作或錯誤。
此外，通過做成多層芯基板，可在確保多層芯基板的導體層的厚度和的狀態(tài)下，使多層芯基板的各導體層的厚度變薄。即，由此，即使形成微細的布線圖案，也能夠確實地確保布線圖案間的絕緣間隔，因此，也能夠提供高絕緣可靠性的印刷電路板。
作為其他效果，可以通過增加芯基板的電源用或接地用的導體層的厚度而增加芯基板的強度，由此，即使芯基板本身變薄，也能夠通過基板本身來緩和彎曲或發(fā)生的應力。
此外，在經(jīng)過IC芯片～基板～電容器或電源層～電源而向IC芯片供給電源的情況下，也產(chǎn)生同樣的效果?？梢越档退龌芈冯姼?。因此，對電容器或電介質(zhì)層的電源供給不造成損失。本來IC芯片是瞬間消耗電力而進行復雜的運算處理或動作。通過由電源層向IC芯片的電力供給，即使是安裝了高頻區(qū)域的IC芯片，對于初始動作的電源不足(稱為發(fā)生電壓下降的狀況)，不安裝大量的電容器，就可以進行電源的供給。本來由于使用高頻區(qū)域的IC芯片而發(fā)生初始動作時的電源不足(電壓下降)，但若是以往的IC芯片，用通過被供給的電容器或電介質(zhì)層的容量就足夠。
特別被用作為芯基板的電源層的導體層的厚度大于形成于芯基板的單面或兩面上的層間絕緣層上的導體層的厚度時，可以最大限度地發(fā)揮所述3種效果。該狀態(tài)下的層間絕緣層上的導體層是所謂積層印刷電路板的積層部的層間絕緣層上的導體層(如果是本發(fā)明的話，則是圖27中的58、158)。
芯基板的電源層可以配置于基板的表面、背面、內(nèi)層的內(nèi)的至少1層或者多層。在內(nèi)層的狀態(tài)下，可以形成涵蓋于2層或2層以上的多層化?？梢允箽埩魧映蔀榻拥貙??；旧希绻净宓碾娫磳拥暮捅葘娱g絕緣層的導體層厚的話，則具有其效果。最好將電源用的導體層和接地用的導體層交替地進行配置而用以改善電特性。
但是，最好形成于內(nèi)層。形成于內(nèi)層時，在IC芯片和外部端或電容器的中間配置電源層。由此，雙方的距離變得均一，妨礙原因變少，可抑制電源不足。
此外，本發(fā)明的一種多層印刷電路板，在芯基板上形成層間絕緣層和導體層，通過層間導通用孔被進行電連接，其特征在于，設(shè)芯基板上的導體層的厚度為α1、設(shè)層間絕緣層上的導體層的厚度為α2，并且α2＜α1≤40α2。
在α1≤α2時，對電源不足完全沒有效果。即，換句話說，相對于初始動作時發(fā)生的電壓下降，不能明確抑制其下降度。
對超過α1＞40α2的狀態(tài)也進行了討論時，由于基板厚度變厚，因此布線長度變長，電壓下降量變大。即，可以理解為是本發(fā)明效果的臨界點。即使是大于等于這樣的厚度，也無法期望電氣效果的提高。此外，在超過該厚度時，在芯基板的表層形成有導體層的狀態(tài)下，形成用以與芯基板進行連接的連接盤等發(fā)生困難。此外，在形成上層的層間絕緣層時，凹凸變大，在層間絕緣層產(chǎn)生起伏，因此有時會無法對阻抗進行匹配。但是，即使是在該范圍(α1＞40α2)中，也有不發(fā)生問題的時候。
導體層的厚度α1更理想是1.2α2≤α1≤40α2。確認到如果是該范圍中，則不發(fā)生通過由電源不足(電壓下降)而導致的IC芯片的錯誤動作或錯誤等。
該情況下的芯基板是指使用浸滲了玻璃環(huán)氧樹脂等的芯材的樹脂基板、陶瓷基板、金屬基板、復合樹脂、陶瓷和金屬而使用的復合芯基板、在這些樹脂基板、陶瓷基板、金屬基板、復合芯基板的內(nèi)層設(shè)有導體層的基板、形成有3層或3層以上的多層化的導體層的多層芯基板等。
為了增加電源層的導體厚度，可以使用這樣的方法所形成的印刷電路板，即在埋入金屬的基板上一般地通過進行電鍍、濺鍍等而形成導體層的印刷電路板的方法。
如果是多層芯基板時，所述α1是分別增加了芯基板的表層的導體層和內(nèi)層的導體層中的、電源用的導體層而得到的厚度來作為芯基板的電源用導體層的厚度。在該情況下，表層的導體層和內(nèi)層的導體層電連接，并且，適用于在2個或2個以上的部位的電連接時。即，即使進行多層化，其本質(zhì)是使芯基板的導體層的厚度增大，效果本身并無任何變化。此外，如果是焊盤、連接盤程度的面積，則其面積的導體層的厚度不成為增加的厚度。該情況下，可以是由3層(表層+內(nèi)層)構(gòu)成的芯基板。也可以3層或3層以上的多層芯基板。
可以配合需要而使用在芯基板的內(nèi)層埋入電容器或電介質(zhì)層、電阻等零件所形成的電子零件收納芯基板。
此外，最好是在使芯基板的內(nèi)層的導體層變厚時，在IC芯片的正下方配置該導體層。通過將其配置于IC芯片的正下方，從而可以使IC芯片和電源層間的距離為最短，由此，能夠更加降低回路電感。從而可更加效率良好地進行電源供給，消除電壓不足。在此時，也最好是設(shè)芯基板的電源用的導體層的厚度和為α1、設(shè)層間絕緣層上的導體層的厚度為α2，并且α2＜α1≤40α2。
此外，如果是通過用相同厚度的材料所形成的、且被層疊的多層印刷電路板的話，則將作為印刷基板中的導體層具有電源層的層或基板定義為芯基板。
此外，多層芯基板在其內(nèi)層具有相對厚的導體層，在其表層具有相對薄的導體層，最好內(nèi)層的導體層主要是電源層用的導體層或接地用的導體層。(所謂相對厚、相對薄是比較于全部導體層的厚度而具有該傾向的情況，在該情況下，表示內(nèi)層在與其他導體層時相比時相對較厚，表層則與其相反。)但是，可以使用表層的導體層作為電源用或接地用的導體層，也可以將一面作為電源用導體層、將另一面作為接地用導體層使用。
即，通過在內(nèi)層側(cè)配置厚導體層，從而即使任意地改變其厚度，也可以形成樹脂層以覆蓋其內(nèi)層的導體層，因此可得到作為芯的平坦性。所以，在層間絕緣層的導體層不會產(chǎn)生起伏。即使是在多層芯基板的表層配置薄導體層，作為芯的導體層也能夠以與內(nèi)層導體層相加的厚度來確保其充分的導體層的厚度?？梢酝ㄟ^使用這些來作為電源層用導體層或接地用導體層，從而可改善多層印刷電路板電特性。
使芯基板內(nèi)層的導體層的厚度大于層間絕緣層上的導體層的厚度。由此，即使在多層芯基板的表面配置薄導體層，通過與內(nèi)層的厚導體層相加，從而作為芯的導體層可確保其充分的厚度。即，即使供給大容量的電源，也能夠毫無問題地進行啟動，從而不會引起錯誤動作或動作不良。在此時，也最好設(shè)芯基板的電源用的導體層的厚度和為α1、設(shè)層間絕緣層上的導體層的厚度為α2，并且α2＜α1≤40α2。
此外，本發(fā)明的一種多層印刷電路板，在芯基板上形成層間絕緣層和導體層，通過層間導通用孔被進行電連接，其特征在于，設(shè)多層芯基板的接地用導體層厚度和為α3、設(shè)層間絕緣層上的導體層的厚度為α2時，α3和α2滿足α2＜α3≤40α2。通過使其處于該范圍，可降低重疊在供向IC芯片的信號電源上的噪音。此外，能夠穩(wěn)定地進行對IC的電源供給。此外，使其位于1.2α1＜α3≤40α2的范圍時，其效果增加。
也最好將多層芯基板形成為這樣的狀態(tài)內(nèi)層的導體層相對地使導體層的厚度變厚，并且作為電源層而使用，表層的導體層形成為夾著內(nèi)層的導體層，并且作為信號線而使用。通過該構(gòu)造可謀求所述的電源強化。
此外，由于通過在芯基板內(nèi)，在導體層和導體層的間配置信號線而能夠形成微帶構(gòu)造，因此，能夠降低電感、得到阻抗匹配。因此，也可以使電特性穩(wěn)定化。此外，使表層的導體層相對變薄成為更加理想的構(gòu)造。芯基板可以使通孔間距≤600μm。
多層芯基板最好是這樣構(gòu)成在電絕緣的金屬板的兩面上隔著樹脂層而形成內(nèi)層的導體層，并在該內(nèi)層的導體層的外側(cè)隔著樹脂層而形成表面的導體層。通過在中央部配置電絕緣的金屬板，從而可確保足夠的機械強度。此外，通過在金屬板的兩面上隔著樹脂層而形成內(nèi)層的導體層，并在該內(nèi)層的導體層的外側(cè)隔著樹脂層而形成表面的導體層，從而在金屬板的兩面具有對稱性，在熱循環(huán)等中，防止發(fā)生彎曲、起伏。
多層芯基板可以這樣形成在36合金或42合金等的低熱膨脹系數(shù)的金屬板的兩面隔著絕緣層而形成內(nèi)層的導體層，并在該內(nèi)層的導體層的外側(cè)隔著絕緣層而形成表面的導體層。通過在中央部配置電絕緣的金屬板，可使多層印刷電路板的X-Y方向的熱膨脹系數(shù)接近IC的熱膨脹系數(shù)，從而提高在IC和多層印刷電路板的連接部的樹脂層的局部熱循環(huán)性。此外，通過在金屬板的兩面上隔著絕緣層形成內(nèi)層的導體層，并在該內(nèi)層的導體層的外側(cè)隔著絕緣層而形成表面的導體層，從而在金屬板的兩面具有對稱性，在熱循環(huán)等中，防止發(fā)生彎曲、起伏。
圖22在縱軸表示IC芯片的電壓，在橫軸表示時間經(jīng)過。圖22是以安裝了1GHz或1GHz以上的高頻IC芯片的不具備電源供給用電容器的印刷電路板作為模型的。線A是表示1GHz的IC芯片的電壓隨時間變化的線，線B是表示3GHz的IC芯片的電壓隨時間變化的線。在該圖中，表示在進行同時開關(guān)時，發(fā)生的多次電壓下降中的第3次的電壓下降。該隨時間變化在開始啟動IC芯片時，瞬間需要大量的電源。該電源供給不足時電壓下降(X點、X’點)。然后，由于供給的電源逐漸地充足，因此消除了電壓下降。但是，在電壓下降了時，容易引起IC芯片的錯誤動作或錯誤。即，是由于電源的供給不足而造成的IC芯片功能無法充分地發(fā)揮及不啟動、從而引起問題。該電源不足(電壓下降)是隨著IC芯片的頻率增加而變大。因此，為了消除電壓下降，要花費時間，為進行所希望的功能、啟動，結(jié)果產(chǎn)生了時滯。
為了彌補所述的電源不足(電壓下降)，通過連接外部的電容器，放出該電容器內(nèi)所儲存的電源，從而可使電源不足或電壓下降變小。
在圖23中，以具備電容器的印刷基板作為模型。線C是表示安裝小電容的電容器，1GHz的IC芯片的電壓隨時間變化的線。與未安裝電容器的線A相比，電壓下降的程度變小。此外，線D表示的是與線C所進行的相比安裝更大容量的電容器，與線C同樣表示其隨時間變化。此外，即使與線C比較，其電壓下降的程度變小。由此，所希望的IC芯片也能夠發(fā)揮功能及進行啟動。但是，如圖22所示，使IC芯片成為更高的高頻區(qū)域，需要更多的電容器容量，因此必須設(shè)定電容器所安裝的區(qū)域，所以不容易確保電壓，無法提高動作及功能，并且，也難于進行高密度化。
設(shè)芯基板的電源用的導體層的厚度和為α1、設(shè)層間絕緣層上的導體層的厚度為α2，改變α1/α2時的電壓下降的狀態(tài)表示于圖24中的圖表。在圖24中，線C是表示安裝小電容量的電容器、1GHz的IC芯片在α1＝α2的電壓隨時間變化的線。此外，線F是表示安裝小電容的電容器、1GHz的IC芯片在α1＝1.5α2的電壓隨時間變化的線，線E是表示安裝小電容的電容器、1GHz的IC芯片在α1＝2.0α2的電壓隨時間變化的線。隨著芯的導體層的厚度和變厚而使得電源不足或電壓下降減少。因此，可以說IC芯片的功能、動作的問題的發(fā)生變少。通過使芯基板的電源用的導體層的厚度和變厚而增加了導體層的體積。體積增加時，降低導體電阻，從而被傳送的電源的電壓、電流的損失消失。由此，在IC芯片～電源間的傳送損失變小，可進行電源的供給，從而不會引起錯誤動作或錯誤等。在該情況下，特別是由電源用的導體層的厚度和所引起原因變大，通過使芯基板的電源用的導體層的厚度和大于層間絕緣層上的導體層的厚度，而達到其效果。
此外得知不僅是在使形成于芯基板的單面或雙面的表層上的電源用的導體層變厚時，即使是在內(nèi)層形成有導體層的3層或3層以上的芯基板時，也產(chǎn)生同樣的效果。即，具有使電源不足或電壓下降變小的效果。此外，在是多層芯基板時，無論在芯基板的全部層的電源用的導體層厚度大于層間絕緣層上的導體層厚度時，還是在芯基板的全部層的電源用的導體層厚度小于或等于層間絕緣層上的導體層厚度時，只要是將全部層的電源用的導體層厚度相加起來而得到的厚度總和比層間絕緣層上的導體層厚度大時，就能達到其效果。該情況不存在各個導體層的面積差異。即，在幾乎相同的面積比的狀態(tài)下，達到其效果。例如在2層的導體層中，一層的整個層(beta)的大面積，與此相對，在另一層是層間導通用孔及其連接盤程度的情況下，抵銷了另一層的導體層的效果。
此外，即使是在芯基板內(nèi)內(nèi)設(shè)有電容器或電介質(zhì)層、電阻等的電子零件的基板，也表示出顯著的效果。可以通過內(nèi)設(shè)而縮短IC芯片和電容器或電介質(zhì)層間的距離。因此，可以降低回路電感。能夠使得電源不足或電壓下降變小。例如即使在內(nèi)設(shè)有電容器或電介質(zhì)層的芯基板中，也可以通過使芯基板的電源用的導體層厚度大于層間絕緣層上的導體層厚度，從而減少主電源和內(nèi)設(shè)的電容器或電介質(zhì)層的電源間的兩者的導體電阻，因此能夠降低傳送損失，更加發(fā)揮內(nèi)設(shè)有電容器的基板的效果。
雖然芯基板的材料是以樹脂基板而進行驗證的，但知道即使是陶瓷、金屬芯基板也達到同樣的效果。此外，雖然導體層的材質(zhì)是以由銅所構(gòu)成的金屬而進行，但無法確認用其他金屬會抵銷效果而增加錯誤動作或錯誤的發(fā)生，因此，認為在芯基板的材料不同或者是形成導體層的材質(zhì)不同，對其效果沒有影響。更加希望的是芯基板的導體層和層間絕緣層的導體層是通過由相同金屬形成。電特性、熱膨脹系數(shù)等特性或物性并無改變，由此產(chǎn)生本發(fā)明的效果。
通過本發(fā)明可以降低在IC芯片～基板～電源的導體上的電阻，降低傳送損失。由此傳送的信號或電源可發(fā)揮所希望的能力。由此，由于使IC芯片的功能、動作等正常地進行動作，因此不會發(fā)生錯誤動作或錯誤。能夠降低在IC芯片～基板～接地的導體上的電阻，可以減輕重疊在信號線、電源線上的噪音，防止錯誤動作或錯誤。
此外，還得知通過本發(fā)明而使發(fā)生于IC芯片的初始啟動時的電源不足(電壓下降)的程度變?。坏弥词拱惭b高頻區(qū)域的IC芯片、特別是3GHz或3GHz以上的IC芯片，也可以毫無問題地進行啟動。因此，也可以提高電特性或電連接性。
接著，可以通過使芯基板多層化，增大導體層的厚度和，從而可制得具有良好的絕緣可靠性的印刷電路板。
此外，與以往的印刷電路板相比，可使在印刷基板的電路內(nèi)的電阻變小。因此，即使進行施加偏壓、并在高溫高濕度下所進行的可靠性試驗(高溫高濕度偏壓試驗)，也使得破壞時間變長，所以，可提高可靠性。
此外，由于使電源用的導體層的電阻變低，因此，即使流動多量的電，也可抑制其發(fā)熱。接地層也是同樣。由于該點也難以發(fā)生錯誤動作，使IC安裝后的印刷電路板的可靠性變高。
此外，最好芯基板的導體層的側(cè)面成為錐形狀(如圖27(B)所示的直線狀錐形或如圖27(C)所示的R面狀錐形)，設(shè)連結(jié)該導體層的側(cè)面的上端和下端的直線與芯基板的水平面間所成的角度為Θ時，使用如圖27(A)所示的多層芯基板的多層印刷電路板作為例子，如圖27(B)、圖27(C)所示，設(shè)連結(jié)芯基板的內(nèi)層的導體層16E的側(cè)面的上端和下端的直線與芯基板所成的角度為Θ時，Θ最好滿足關(guān)系式2.8＜tanΘ＜55。16P也是同樣。如此通過形成導體層，即使形成厚度較大的導體層，也不降低可靠性。此外，也難以發(fā)生由信號延遲或信號強度不足等造成的IC的錯誤動作。tanΘ變小時，導體層體積減少，從而容易發(fā)生對IC的電源供給延遲。另一方面，tanΘ變大時，信號強度在通孔處容易惡化。以內(nèi)層的導體層較厚且為4層芯作為例子來說明信號強度惡化的理由。注意貫通多層芯的信號用通孔(與IC信號電路電連接的通孔)。如圖31所示，信號用通孔從上面開始，貫通絕緣層1、接地層、絕緣層2、電源層、絕緣層3。信號布線由于在其周圍根據(jù)接地或電源的有無等而阻抗變化，因此，以絕緣層1和接地層間的界面X1為界而阻抗值不同。由此，在該界面上引起信號的反射。在X2、X3、X4也產(chǎn)生同樣的現(xiàn)象。這樣的阻抗變化量是隨著信號用通孔和接地層、電源層間的距離越加接近，接地層、電源層的厚度越加變厚而越加變大。因此，本發(fā)明的內(nèi)層具有厚導體層的多層芯，在通孔容易發(fā)生信號惡化。為了防止該信號惡化，最好使tanΘ值變小。通過使tanΘ值變小，即使使信號用通孔和內(nèi)層的導體層間的最小間隔相同，也就是即使成為相同密度，由于信號用通孔和內(nèi)層的導體層間的間隔在截面方向逐漸地擴大，阻抗的變化量變小。由于在安裝更大的驅(qū)動頻率的IC時容易發(fā)生該問題，所以，較好tanΘ≤11.4、更好是tanΘ≤5.7。


圖1(A)～(D)是表示本發(fā)明第1實施例的多層印刷電路板的制造方法的工序圖。
圖2(A)～(E)是表示第1實施例的多層印刷電路板的制造方法的工序圖。
圖3(A)～(D)是表示第1實施例的多層印刷電路板的制造方法的工序圖。
圖4(A)～(C)是表示第1實施例的多層印刷電路板的制造方法的工序圖。
圖5(A)～(B)是表示第1實施例的多層印刷電路板的制造方法的工序圖。
圖6是第1實施例的多層印刷電路板的截面圖。
圖7是表示在第1實施例的多層印刷電路板上載置IC芯片的狀態(tài)的截面圖。
圖8(A)是第1實施例的變化例的多層印刷電路板的截面圖；圖8(B)、圖8(C)是擴大表示用通過圓b包圍的導體層的說明圖。
圖9是第3實施例的多層印刷電路板的截面圖。
圖10是表示在第3實施例的多層印刷電路板上載置了IC芯片的狀態(tài)的截面圖。
圖11是第4實施例的多層印刷電路板的截面圖。
圖12是表示在第4實施例的多層印刷電路板上載置IC芯片的狀態(tài)的截面圖。
圖13(A)～(F)是表示本發(fā)明的第5實施例的多層印刷電路板的制造方法的工序圖。
圖14(A)～(E)是表示第5實施例的多層印刷電路板的制造方法的工序圖。
圖15(A)～(C)是表示第5實施例的多層印刷電路板的制造方法的工序圖。
圖16(A)～(C)是表示第5實施例的多層印刷電路板的制造方法的工序圖。
圖17是第5實施例的多層印刷電路板的截面圖。
圖18是表示在第5實施例的多層印刷電路板上載置了IC芯片的狀態(tài)的截面圖。
圖19是表示在第5實施例的變化例的多層印刷電路板上載置IC芯片的狀態(tài)的截面圖。
圖20是第6實施例的多層印刷電路板的截面圖。
圖21是表示在第6實施例的多層印刷電路板上載置IC芯片的狀態(tài)的截面圖。
圖22是表示IC芯片的動作中的電壓變化的圖。
圖23是表示IC芯片的動作中的電壓變化的圖。
圖24是表示IC芯片的動作中的電壓變化的圖。
圖25是表示實施例的試驗結(jié)果的圖表。
圖26是表示實施例和比較例的試驗結(jié)果的圖表。
圖27(A)是第7實施例的多層印刷電路板的截面圖，圖27(B)、圖27(C)是擴大表示通過用圓b包圍的導體層的說明圖。
圖28是表示第7實施例的試驗結(jié)果的圖表。
圖29是在連結(jié)導體層的上端和下端的直線與芯基板的水平面間所成的角度為Θ時，表示相對于tanΘ的絕緣電阻及電阻率變化的圖。
圖30是表示第8實施例的試驗結(jié)果的圖表。
圖31是貫通多層芯的信號用通孔的示意圖。
圖32是表示第9實施例的試驗結(jié)果的圖表。
圖33是表示第9實施例的試驗結(jié)果的圖表。
圖34是表示第9實施例的試驗結(jié)果的圖表。
圖35是表示相對于α1/α2的電壓下降量的圖。
圖36是表示第9實施例的試驗結(jié)果的圖表。
圖37是表示第10實施例的試驗結(jié)果的圖表。
圖38(A)是表示多層芯基板內(nèi)層的橫截面不具有虛設(shè)連接盤的狀態(tài)，圖38(B)是表示多層芯基板內(nèi)層的橫截面具有虛設(shè)連接盤的狀態(tài)。
具體實施例方式玻璃環(huán)氧樹脂基板首先，參照圖1～圖7對本發(fā)明的第1實施例的多層印刷電路板10的構(gòu)造進行說明。圖6是表示該多層印刷電路板10的截面圖，圖7是表示在圖6所示的多層印刷電路板10上安裝IC芯片90、并載置到子板94上的狀態(tài)。如圖6所示，多層印刷電路板10中，在芯基板30的表面上形成有導體電路34、導體層34P，在其背面上形成有導體電路34、導體層34E。上側(cè)的導體層34P形成為電源用平面層，下側(cè)的導體層34E形成為接地用平面層。芯基板30的表面和背面通過通孔36而進行連接。此外，在該導體層34P、34E上配置形成有層間導通用孔60和導體電路58的層間樹脂絕緣層50以及形成有層間導通用孔160和導體電路158的層間樹脂絕緣層150。在該層間導通用孔160和導體電路158的上層形成有阻焊劑層70，通過該阻焊劑層70的開口部71，在層間導通用孔160和導體電路158上形成凸塊76U、76D。
如圖7中所示，多層印刷電路板10的上面?zhèn)鹊暮稿a凸塊76U被連接至IC芯片90的連接盤92。此外，還安裝有芯片電容器98。另一方面，下側(cè)的焊錫凸塊76D被連接至子板94的連接盤96。
在此，芯基板30上的導體層34P、34E形成為厚度5～250μm，層間樹脂絕緣層50上的導體電路58和層間樹脂絕緣層150上的導體電路158形成為5～25μm(理想范圍是10～20μm)。
在第1實施例的多層印刷電路板，通過使芯基板30的電源層(導體層)34P、導體層34E變厚而增加芯基板的強度，由此即使使芯基板本身的厚度變薄，也能夠以基板本身來緩和彎曲或發(fā)生的應力。
此外，可以通過使導體層34P、34E變厚而增加導體本身的體積。通過增加該體積從而可降低導體上的電阻。
此外，通過將導體層34P作為電源層而使用，從而可提高電源對IC芯片90的供給能力。因此，在該多層印刷基板上安裝IC芯片時，可以降低IC芯片～基板～電源為止的回路電感。因此，由于初始動作時的電源不足變小，所以不容易引起電源不足，由此即使安裝更高高頻區(qū)域的IC芯片，也不會引起初始啟動的錯誤動作或錯誤等。此外，通過將導體層34E作為接地層使用，從而在IC芯片的信號、電力供給上不會有噪音重疊，從而可防止錯誤動作或錯誤。
接著，參照圖1～圖5，對參照圖6所述的多層印刷電路板10的制造方法進行說明。
(第1實施例-1)A.層間樹脂絕緣層的樹脂薄膜的制作將雙酚A型環(huán)氧樹脂(環(huán)氧當量455、(油化シェルエポキシ社)制Epikote 1001)29重量份、甲酚-酚醛清漆型環(huán)氧樹脂(環(huán)氧當量215、大日本油墨化學工業(yè)公司制Epikuron(エピクロン)N-673)39重量份、含三嗪構(gòu)造的苯酚酚醛清漆樹脂(酚性烴基當量120、大日本油墨化學工業(yè)公司制苯酚鹽KA-7052)30重量份，攪拌同時加熱熔解于二乙二醇乙醚醋酸酯20重量份和溶劑油20重量份，添加末端環(huán)氧化聚丁二烯橡膠(Nagase(ナガセ)化成工業(yè)公司制Tenarekkusu(デナレックス)R-45EPT)15重量份和2-苯基-4，5-雙(羥甲基)咪唑粉碎品1.5重量份、微粉碎二氧化硅2.5重量份、硅系消泡劑0.5重量份，來調(diào)制環(huán)氧樹脂組成物。
在使用輥式涂敷器而將上述所得到的環(huán)氧樹脂組成物涂敷在厚度38μm的PET薄膜上并使得干燥后的厚度成為50μm后，通過在80～120℃下對其進行10分鐘的干燥，而制作出層間樹脂絕緣層用樹脂薄膜。
B.樹脂填充材的調(diào)制通過將雙酚F型環(huán)氧單體((油化シェル社)制、分子量310、YL983U)100重量份、在表面涂敷硅烷偶聯(lián)劑的平均粒徑1.6μm并且最大粒子的直徑小于或等于15μm的SiO2球狀粒子(Adotec公司(アドテック社)制、CRS 1101-CE)170重量份以及矯平劑(Sannopuko(サンノプコ)公司制、Perenoru(ペレノル)S4)1.5重量份放置在容器內(nèi)進行攪拌及混合，而調(diào)制其粘度是在23±1℃下為44～49Pa·s的樹脂填充材。此外，作為固化劑使用咪唑固化劑(四國化成公司制、2E4MZ-CN)6.5重量份。作為填充材用樹脂可以使用其他的環(huán)氧樹脂(例如雙酚A型、酚醛清漆型等)、聚酰亞胺樹脂、酚醛樹脂等的熱固化性樹脂。
C.多層印刷電路板的制造(1)以在由厚度0.2～O.8mm的玻璃環(huán)氧樹脂或BT(雙馬來酸酐縮亞胺三嗪)樹脂構(gòu)成的絕緣性基板30的兩面上層壓5～250μm的銅箔32而成的銅箔基板30A作為起始材料(圖1(A))。首先，通過通過以鉆孔器對該銅箔基板進行鉆孔，施行無電解電鍍處理及電解電鍍處理，蝕刻成為圖案狀，從而在基板的兩面形成了導體電路34、導體層34P、34E及通孔36(圖1(B))。
(2)在對形成了通孔36和下層導體電路34的基板30進行水洗及干燥后，進行將包含NaOH(10g/l)、NaClO2(40g/l)和Na3PO4(6g/l)的水溶液作為黑化浴(氧化浴)的黑化處理以及將包含NaOH(10g/l)和NaBH4(6g/l)的水溶液作為還原浴的還原處理，在該通孔36內(nèi)形成粗化面36α，同時在導體電路34、導體層34P、34E的整個表面形成粗化面34α(圖1(C))。
(3)在調(diào)制上述B所記載的樹脂填充材后，通過下列方法在調(diào)制后的24小時以內(nèi)，在通孔36內(nèi)以及基板的導體電路非形成部形成樹脂填充材40的層(圖1(D))。
即，將具有相當于通孔以及導體電路非形成部的部分開口的版的樹脂填充用掩模載置于基板上，使用橡膠刮板，在通孔內(nèi)、成為凹部的下層導體電路非形成部以及下層導體電路的外緣部填充樹脂填充材，并在100℃/20分鐘的條件下使其進行干燥。
(4)通過使用#600的帶式研磨紙(三共理化學制)的帶式打磨器研磨，對上述(3)處理結(jié)束后的基板單面進行研磨，使導體層34P、34E的外緣部或通孔36的連接盤的外緣部不殘留樹脂填充材40，接著，為了除去由于上述帶式打磨器的研磨所造成的損傷，因此，對導體層34P、34E的整個表面(包含通孔的連接盤表面)進行拋光研磨。對基板的其他面也同樣地進行這樣的一連串研磨。接著，在100℃下進行1小時的加熱處理，在150℃下進行1小時的加熱處理從而固化樹脂填充材40(圖2(A))。
像這樣，可以得到這樣的基板使形成于通孔36和導體電路非形成部的樹脂填充材40的表層部及導體層34P、34E的表面平坦化，樹脂填充材40和導體層34P、34E的側(cè)面通過粗化面而牢固地緊密接觸，并且通孔36的內(nèi)壁面和樹脂填充材通過粗化面而牢固地緊密接觸的基板。即，通過該工序而使得樹脂填充材的表面和下層導體電路的表面成為大致相同的平面。
芯基板的導體層的厚度被形成于1～250μm范圍中，形成于芯基板上的電源層的導體層的厚度被形成于1～250μm范圍中。此時，在實施例1-1中，使用厚度為40μm的銅箔，芯基板的導體層的厚度為30μm，形成于芯基板上的電源層的導體層的厚度為30μm。但是，導體層的厚度可以超過上述厚度的范圍。
(5)通過對上述基板進行水洗、酸性脫脂后，進行輕蝕刻，接著，用噴霧器將蝕刻液吹附在基板的兩面，蝕刻導體電路34、導體層34P、34E的表面和通孔36的連接盤表面，從而在導體電路的整個表面上形成了粗化面366(圖2(B))。作為蝕刻液使用由咪唑銅(II)配位化合物10重量份、乙二醇酸7.3重量份和氯化鉀5重量份所構(gòu)成的蝕刻液(Mekku公司(メック社)制、Mekkuetchbond(メツクエッチボンド))。
(6)在基板的兩面，將稍微大于通過在A所制作出的基板的層間樹脂絕緣層用樹脂薄膜50Y載置于基板上，在壓力0.45MPa、溫度80℃、壓合時間10秒鐘的條件下，進行臨時壓合及裁斷后，并且，還通過利用以下方法，使用真空層壓裝置進行貼附，從而形成層間樹脂絕緣層(圖2(C))。即，在真空度67pa、壓力0.47MPa、溫度85℃、壓合時間60秒鐘的條件下，在基板上正式壓合層間樹脂絕緣層用樹脂薄膜，然后，在170℃條件下進行40分鐘的熱固化。
(7)接著，通過由波長10.4μm的CO2氣體激光，在光束直徑4.0mm、凹帽頭(tophat)模式、脈沖幅寬3.0～8.1μ秒、掩模的貫通孔的直徑1.0～5.0mm、1～3次發(fā)射的條件下，在層間樹脂絕緣層上形成在直徑為60～100μm間的層間導通用孔用開口50a(圖2(D))。此次形成直徑為60μm和75μm。
(8)通過將形成有層間導通用孔用開口50a的基板，浸漬在含有60g/l的過錳酸的80℃的溶液中10分鐘，溶解及除去存在于層間樹脂絕緣層2表面上的環(huán)氧樹脂粒子，從而在包含層間導通用孔用開口50a內(nèi)壁的層間樹脂絕緣層50的表面形成了粗化面50α(圖2(E))。
(9)接著，將結(jié)束了上述處理的基板浸漬于中和溶液(Sibuley公司(スプレィ社)制)后，進行水洗。
此外，通過在粗面化處理(粗化深度3μm)后的該基板的表面賦予鈀催化劑，從而在層間樹脂絕緣層的表面及層間導通用孔用開口的內(nèi)壁面附著催化劑核。即，通過將上述基板浸漬在含有氯化鈀(PdCl2)和氯化亞錫(SnCl2)的催化劑液中，析出鈀金屬，從而賦予催化劑。
(10)接著，在以下組成的無電解鍍銅水溶液中浸漬賦予了催化劑的基板，在整個粗面上形成厚度0.3～3.0μm的無電解鍍銅膜，從而得到在包含層間導通用孔用開口50a內(nèi)壁的層間樹脂絕緣層50的表面上形成有無電解鍍銅膜52的基板(圖3(A))。
NiSO40.003mol/l酒石酸 0.200mol/l硫酸銅 0.032mol/lHCHO 0.050mol/lNaOH 0.100mol/lα，α’-聯(lián)二吡啶100mg/l聚乙二醇(PEG)0.10g/l[無電解電鍍條件]在34℃的液體溫度下45分鐘(11)通過在形成有無電解銅電鍍膜52的基板上貼附市面上銷售的感光性干膜，在載置掩模后以110mJ/cm2進行曝光，以0.8％碳酸鈉水溶液進行顯影處理，從而設(shè)置厚度25μm的電鍍阻劑54(圖3(B))。
(12)接著，用50℃的水清洗基板，進行脫脂，再用25℃的水進行水洗后，并且，再用硫酸進行清洗后，通過在以下條件下施行電解電鍍，在電鍍阻劑54的非形成部形成了電解鍍銅膜56(圖3(C))。
硫酸 2.24mol/l硫酸銅 0.26mol/l添加劑 19.5ml/l(Atoteck-Japan(アトテツクジヤパン)公司制、Kaparashido(カパラシド)GL)[電解電鍍條件]電流密度 1A/dm2時間 65分鐘溫度22±2℃(13)此外，在通過用5％KOH剝離除去電鍍阻劑3后，通過用硫酸和過氧化氫的混合液對該電鍍阻劑下的無電解電鍍膜進行蝕刻處理而溶解除去該無電解電鍍膜，形成獨立的導體電路58及層間導通用孔60(圖3(D))。
(14)接著，進行與上述(5)相同的處理，在導體電路58及層間導通用孔60的表面形成粗化面58α、60α。上層的導體電路58的厚度是15μm的厚度(圖4(A))。但是，上層的導體電路的厚度可以形成于5～25μm范圍中。
(15)通過重復地進行上述(6)～(14)的工序，且還形成上層的導體電路，從而得到多層電路板(圖4(B))。
(16)接著，通過在二乙二醇二甲醚(DMDG)溶解成為60重量％的濃度并且將對甲酚醛清漆型環(huán)氧樹脂(日本化藥公司制)的環(huán)氧基50％進行丙烯基化的賦予感光性的低聚物(分子量4000)45.67重量份、溶解于甲基乙基酮的80重量％的雙酚A型環(huán)氧樹脂(油化蜆殼公司(油化シェル)制、商品名稱Epikote(エピコ-ド)1001)16.0重量份、咪唑固化劑(四國化成公司制、商品名稱2E4MZ-CN)1.6重量份、作為感光性單體的雙官能團丙烯單體(acryl monomer)(日本化藥公司制、商品名稱R604)4.5重量份、同樣多價丙烯基單體(共榮化學公司制、商品名稱DPE6A)1.5重量份、以及分散系消泡劑(Sannopuko(サンノプコ)公司制、S-65)0.71重量份放置在容器進行攪拌及混合，調(diào)制其混合組成物，對該混合組成物加入作為光聚合起始劑的二苯甲酮(benzophenone)(關(guān)東化學公司制)1.8重量份、作為光敏劑的米蚩酮(關(guān)東化學公司制)0.2重量份，從而得到在25℃下的粘度調(diào)整成為2.0Pa·s的阻焊劑組成物。
此外，粘度測定是在B型粘度計(東京計器公司制、DVL-B型)，在60min-1時由輥No.4來進行，在6min-1時由輥No.3來進行的。
(17)接著，在多層電路基板的兩面上，以20μm的厚度涂敷上述阻焊劑組成物70，在以70℃、20分鐘的條件以及70℃、30分鐘的條件下進行干燥處理后(圖4(C))，將描劃有阻焊劑開口部圖案的厚度為5mm的光掩模緊密接觸于阻焊劑層70，用1000mJ/cm2的紫外線進行曝光，用DMTG溶液進行顯影處理，形成200μm直徑的開口71(圖5(A))。
接著，還分別在80℃下進行1小時的加熱處理、在100℃下進行1小時的加熱處理、在120℃下進行1小時的加熱處理、在150℃下進行3小時的加熱處理，使阻焊劑層固化，形成具有開口并且其厚度為15～25μm的阻焊劑圖案層。作為上述阻焊劑組成物也可以使用市面販賣的阻焊劑組成物。
(18)接著，將形成有阻焊劑層70的基板浸漬在含有氯化鎳(2.3×10-1mol/l)、次磷酸納(2.8×10-1mol/1)和檸檬酸鈉(1.6×10-1mol/l)的pH＝4.5的無電解鍍鎳液中20分鐘，在開口部71形成了厚度5μm的鍍鎳層72。此外，將該基板在80℃的條件下浸漬于含有氰化金鉀(7.6×10-3mol/l)、氯化銨(1.9×10-1mol/l)、檸檬酸鈉(1.2×10-1mol/l)和次磷酸納(1.7×10-1mol/l)的無電解鍍金液中7.5分鐘，在鍍鎳層72上形成了厚度0.03μm鍍金層74(圖5(B))。除了鎳-金屬以外，也可以形成錫、貴金屬層(金、銀、鈀、白金等)的單層。
(19)然后，在載置基板的IC芯片的面上的阻焊劑層70的開口71，印刷含有錫-鉛的焊錫膏，并在另一面的阻焊劑層的開口印刷含有錫-銻的焊錫膏后，在200℃進行重熔而形成焊錫凸塊(焊錫體)，制造具有焊錫凸塊76U、76D的多層印刷電路板(圖6)。
通過焊錫凸塊76U安裝IC芯片90，并安裝芯片電容器98。接著，通過焊錫凸塊76D而安裝于子板94(圖7)。
(第1實施例-2)雖然與參照圖6所述的第1實施例-1相同，但如以下這樣制造。
芯基板的導體層的厚度55μm芯基板的電源層的厚度55μm層間絕緣層的導體層的厚度15μm(第1實施例-3)雖然與第1實施例-1相同，但如以下這樣制造。
芯基板的導體層的厚度75μm芯基板的電源層的厚度75μm層間絕緣層的導體層的厚度15μm(第1實施例-4)雖然第1實施例相同，但如以下這樣制造。
芯基板的導體層的厚度180μm芯基板的電源層的厚度180μm層間絕緣層的導體層的厚度6μm(第1實施例-5)雖然第1實施例相同，但如以下這樣制造。
芯基板的導體層的厚度18μm芯基板的電源層的厚度18μm層間絕緣層的導體層的厚度15μm此外，在第1實施例中，以1＜(芯基板的電源層的導體層的厚度/層間絕緣層的導體層的厚度)≤40的作為適合例，以(芯基板的電源層的導體層的厚度/層間絕緣層的導體層的厚度)≤1的作為比較例。此外，以(芯基板的電源層的導體層的厚度/層間絕緣層的導體層的厚度)＞40的作為參考例。
圖8(A)是表示第1實施例的變化例。芯基板30的導體層34P、34E的側(cè)面成為錐形狀(圖10(B)所示的直線狀錐形或圖10(C)所示的R面狀錐形)，設(shè)連結(jié)該導體層34P、34E的側(cè)面的上端和下端的直線與芯基板的水平面間所成的角度為Θ時，設(shè)連結(jié)芯基板的內(nèi)層的導體層34P、34E的側(cè)面的上端和下端的直線與芯基板間所成的角度為Θ時，Θ被構(gòu)成為滿足2.8＜tanΘ＜55的關(guān)系式。
對應于第1實施例-1～第1實施例-5，制作將芯基板30的導體層34P、34E的側(cè)面形成為滿足上述關(guān)系式的R面狀錐形的第1實施例-6～10。此外，在后面敘述形成錐形狀的蝕刻方法。
陶瓷基板對第2實施例的多層印刷電路板進行說明。
在參照圖6所述的第1實施例中，芯基板是由絕緣樹脂所形成。于此相對，在第2實施例中，芯基板是由陶瓷、玻璃、ALN、富鋁紅柱石等所構(gòu)成的無機系硬質(zhì)基板，但由于其他構(gòu)造與參照圖6所述的第1實施例相同，因此省略圖示及說明。
即使在第2實施例的多層印刷電路板中，芯基板30上的導體層34P、34E、34也是由銅、鎢等金屬形成，層間樹脂絕緣層50上的導體電路58及層間樹脂絕緣層150上的導體電路158是由銅形成。在該第2實施例中也得到與第1實施例同樣的效果。此時，芯基板的導體的厚度、芯基板的電源層的厚度、層間絕緣層的厚度被形成為與第1實施例相同。此外，在第2實施例中，以1＜(芯基板的電源層的導體層的厚度/層間絕緣層的導體層的厚度)≤40的作為適合例，以(芯基板的電源層的導體層的厚度/層間絕緣層的導體層的厚度)≤1的作為比較例。此外，以(芯基板的電源層的導體層的厚度/層間絕緣層的導體層的厚度)＞40的作為參考例。
(第2實施例-1)雖然與上述的第2實施例相同，但如以下這樣制造。
芯基板的導體層的厚度30μm芯基板的電源層的厚度30μm層間絕緣層的導體層的厚度15μm(第2實施例-2)雖然與上述的第2實施例相同，但如以下這樣制造。
芯基板的導體層的厚度50μm芯基板的電源層的厚度50μm層間絕緣層的導體層的厚度15μm(第2實施例-3)雖然與上述的第2實施例相同，但如以下這樣制造。
芯基板的導體層的厚度75μm芯基板的電源層的厚度75μm層間絕緣層的導體層的厚度15μm(第2實施例-4)雖然與上述的第2實施例相同，但如以下這樣制造。
芯基板的導體層的厚度180μm芯基板的電源層的厚度180μm層間絕緣層的導體層的厚度6μm[第3實施例]金屬芯基板參照圖9及圖10對第3實施例的多層印刷電路板進行說明。
在參照圖6所述的第1實施例中，芯基板是由樹脂板形成。與此相對，在第3實施例中，芯基板是由金屬板構(gòu)成。
圖9是表示第3實施例的多層印刷電路板10的截面圖，圖10是表示在圖9所示的多層印刷電路板10上安裝IC芯片90并載置于子板94的狀態(tài)。如圖9所示，在多層印刷電路板10中，芯基板30由金屬板構(gòu)成，作為電源層而被使用。在芯基板30的兩面形成配置有層間導通用孔60及導體電路58的層間樹脂絕緣層50，在層間樹脂絕緣層50的上面形成配置有層間導通用孔160及導體電路158的層間樹脂絕緣層150。在芯基板30的通孔33內(nèi)形成通孔36，在層間導通用孔的兩端配置蓋鍍層37。在該層間導通用孔160及導體電路158的上層形成阻焊劑層70，通過該阻焊劑層70的開口部71，在層間導通用孔160及導體電路158上形成凸塊76U、76D。
如圖10中所示，多層印刷電路板10的上面?zhèn)鹊暮稿a凸塊76U連接于IC芯片90的連接盤92。此外，還安裝芯片電容器98。另一方面，下側(cè)的焊錫凸塊76D連接于子板94的連接盤96。
在此，芯基板30被形成為200～600μm。金屬板的厚度形成于15～300μm之間。層間絕緣層的導體層的厚度可以形成于5～25μm之間。但是，金屬層的厚度可以超過上述范圍。
在該第3實施例中可得到與第1實施例同樣的效果。
(第3實施例-1)雖然與參考圖9所述的第3實施例相同，但如以下這樣設(shè)定。
芯基板的厚度550μm芯基板的電源層的厚度35μm層間絕緣層的導體層的厚度15μm(第3實施例-2)雖然與第3實施例相同，但如以下這樣設(shè)定。
芯基板的厚度600μm芯基板的電源層的厚度55μm層間絕緣層的導體層的厚度15μm(第3實施例-3)雖然與第3實施例相同，但如以下這樣設(shè)定。
芯基板的厚度550μm芯基板的電源層的厚度100μm層間絕緣層的導體層的厚度10μm
(第3實施例-4)雖然與第3實施例相同，但如以下這樣設(shè)定。
芯基板的厚度550μm芯基板的電源層的厚度180μm層間絕緣層的導體層的厚度6μm(第3實施例-5)雖然與第3實施例相同，但如以下這樣設(shè)定。
芯基板的厚度550μm芯基板的電源層的厚度240μm層間絕緣層的導體層的厚度6μm另外，在第3實施例中，以1＜(芯基板的電源層的導體層的厚度/層間絕緣層的導體層的厚度)≤40的作為適合例，以(芯基板的電源層的導體層的厚度/層間絕緣層的導體層的厚度)≤1的作為比較例。此外，以(芯基板的電源層的導體層的厚度/層間絕緣層的導體層的厚度)＞40的作為參考例。
3層芯基板參照圖11及圖1對第4實施例的多層印刷電路板進行說明。
在參照圖6所述的第1實施例中，芯基板由單板形成。與此相對，在第4實施例中，芯基板由層疊板構(gòu)成，在層疊板內(nèi)設(shè)置導體層。
圖11是表示第4實施例的多層印刷電路板10的截面圖，圖12是表示在圖11所示的多層印刷電路板10上安裝IC芯片90并載置于子板94的狀態(tài)。如圖11所示，在多層印刷電路板10中，在芯基板30的表面及背面形成導體電路34、導體層34P，在芯基板30內(nèi)形成導體層24。導體層34P及導體層24被形成為電源用平面層。導體層34P及導體層24由導電柱26連接(該狀態(tài)下的導電柱是指用通孔、非貫通孔等的層間導通用孔(所包含的盲通孔、盲層間導通用孔)的通孔或?qū)娱g導通用孔的導電性材料而填充的。)。此外，在該導體層34P的上面配置形成有層間導通用孔60和導體電路58的層間樹脂絕緣層50以及形成有層間導通用孔160和導體電路158的層間樹脂絕緣層150。在該層間導通用孔160和導體電路158的上層形成阻焊劑層70，通過該阻焊劑層70的開口部71，在層間導通用孔160及導體電路158上形成凸塊76U、76D。
如圖12中所述，多層印刷電路板10的上面?zhèn)鹊暮稿a凸塊76U連接于IC芯片90的連接盤92。此外，還安裝芯片電容器98。另一方面，下側(cè)的焊錫凸塊76D連接于子板94的連接盤96。
在此，形成芯基板30上的導體電路34、導體層34P、34P及芯基板內(nèi)的導體層24，形成層間樹脂絕緣層50上的導體電路58及層間樹脂絕緣層150上的導體電路158。芯基板的導體層34P及導體層24的厚度，即芯基板的導體層的厚度形成于1～250μm的間，能夠作為形成于芯基板上的電源層而起作用的導體層的厚度形成于1～250μm的間。該狀態(tài)下的導體層的厚度是芯基板的電源層厚度的總和。表示將成為內(nèi)層的導體層34和成為表層的導體層24的兩者相加所得出的厚度。不是加上起到信號線作用的導體層。在該第4實施例，通過合并3層的導體層34P、34P、24的厚度而得到與第1實施例同樣的效果。電源層的厚度可以超過上述范圍。
另外，在第4實施例，以1＜(芯基板的電源層的導體層的厚度總和/層間絕緣層的導體層的厚度)≤40的作為適合例，以(芯基板的電源層的導體層的厚度總和/層間絕緣層的導體層的厚度)≤1的作為比較例。以(芯基板的電源層的導體層的厚度總和/層間絕緣層的導體層的厚度)＞40的作為參考例。
(第4實施例-1)雖然與參照圖11所述的第4實施例相同，但如以下這樣設(shè)定。
芯基板的導體層(電源層)的厚度15μm
中間導體層(電源層)的厚度20μm芯基板的電源層的厚度和50μm層間絕緣層的導體層的厚度15μm(第4實施例-2)雖然與第4實施例相同，但如以下這樣制造。
芯基板的導體層(電源層)的厚度20μm中間導體層(電源層)的厚度20μm芯基板的電源層的厚度和60μm層間絕緣層的導體層的厚度15μm(第4實施例-3)雖然與第4實施例相同，但如以下這樣制造。
芯基板的導體層(電源層)的厚度25μm中間導體層(電源層)的厚度25μm芯基板的電源層的厚度和75μm層間絕緣層的導體層的厚度15μm(第4實施例-4)雖然與第4實施例相同，但如以下這樣制造。
芯基板的導體層(電源層)的厚度50μm中間導體層(電源層)的厚度100μm芯基板的電源層的厚度和200μm層間絕緣層的導體層的厚度10μm(第4實施例-5)雖然與第4實施例相同，但如以下這樣制造。
芯基板的導體層(電源層)的厚度55μm中間導體層(電源層)的厚度250μm芯基板的電源層的厚度和360μm層間絕緣層的導體層的厚度12μm
(第4實施例-6)雖然與第4實施例相同，但如以下這樣制造。
芯基板的導體層(電源層)的厚度55μm中間導體層(電源層)的厚度250μm芯基板的電源層的厚度和360μm層間絕緣層的導體層的厚度9μm[第5實施例]多層芯基板參照圖13～圖18對本發(fā)明的第5實施例的多層印刷電路板進行說明。
首先，參照圖17、圖18對第5實施例的多層印刷電路板10的構(gòu)造進行說明。圖17是表示該多層印刷電路板10的截面圖，圖18是表示在圖17所示的多層印刷電路板10上安裝IC芯片90并載置于子板94的狀態(tài)。如圖17所示，在多層印刷電路板10上使用多層芯基板30。在多層芯基板30的表面?zhèn)刃纬蓪w電路34、導體層34P，在其背面形成導體電路34、導體層34E。上側(cè)的導體層34P被形成為電源用平面層，下側(cè)的導體層34E被形成為接地用平面層。此外，在多層芯基板30內(nèi)部的表面?zhèn)刃纬蓛?nèi)層的導體電路16、導體層16E，在其背面形成導體電路16、導體層16P。上側(cè)的導體層16E被形成為接地用平面層，下側(cè)的導體層16P被形成為電源用平面層。電源用平面層間的連接是由通孔或?qū)娱g導通用孔而進行。平面層可以僅是單側(cè)的單層，也可以配置成為2層或2層以上。最好形成為2層～4層。由于在5層或5層以上并未確認到電特性提高，因此，即使形成為5層或5層以上的多層，其效果也與4層是同等程度。特別以2層所形成時，在多層芯基板的剛性匹配的方面，使基板的延伸率呈一致，因此不容易出現(xiàn)彎曲的緣故。此外，由于可以使芯基板的厚度變薄，從而可以使通孔的布線長度變短。在多層芯基板30的中央收納電絕緣的金屬板12。(該金屬板12雖然也起到作為芯材的作用，但不與通孔或?qū)娱g導通用孔等進行電連接。主要提高相對于基板彎曲的剛性。)在該金屬板12上隔著絕緣樹脂層14而在其表面?zhèn)刃纬蓛?nèi)層的導體電路16、導體層16E，在其背面形成導體電路16、導體層16P，并且，還隔著絕緣樹脂層18，而在其表面?zhèn)?，形成導體電路34、導體層34P，在其背面形成導體電路34、導體層34E。多層芯基板30是通過通孔36而實現(xiàn)內(nèi)層及表面?zhèn)群捅趁鎮(zhèn)戎g的連接。
在多層芯基板30表面的導體層34P、34E的上面，配置形成有層間導通用孔60和導體電路58的層間樹脂絕緣層50以及形成有層間導通用孔160和導體電路158的層間樹脂絕緣層150。在該層間導通用孔160和導體電路158的上層形成阻焊劑層70，通過該阻焊劑層70的開口部71，從而在層間導通用孔160及導體電路158上形成凸塊76U、76D。
如在圖18中所示，多層印刷電路板10的上面?zhèn)鹊暮稿a凸塊76U連接于IC芯片90的連接盤92。此外，還安裝芯片電容器98。另一方面，下側(cè)的外部端子76D連接于子板94的連接盤96。該情況下的外部端子是指PGA、BGA、焊錫凸塊等。
在此，芯基板30表層的導體層34P、34E被形成為厚度10～60μm， 內(nèi)層的導體層16P、16E被形成為厚度10～250μm，層間樹脂絕緣層50上的導體電路58及層間樹脂絕緣層150上的導體電路158的厚度被形成為5～25μm。
在第5實施例的多層印刷電路板中，通過使芯基板30表層的電源層(導體層)34P、導體層34、內(nèi)層的電源層(導體層)16P、導體層16E及金屬板12變厚而增加芯基板的強度。由此即使使芯基板本身變薄，也能夠由基板本身來緩和彎曲或發(fā)生的應力。
此外，通過使導體層34P、34E、導體層16P、16E變厚而可增加導體本身的體積。增加其體積而可降低導體上的電阻。
此外，將導體層34P、16P作為電源層而使用，從而可提高電源對IC芯片90的供給能力。因此，可在該多層印刷基板上安裝IC芯片時，降低IC芯片～基板～電源為止的回路電感。由此，初始動作的電源不足變小，從而難以引起電源不足，由此即使安裝高頻區(qū)域的IC芯片，也不會引起初始啟動的錯誤動作或錯誤等。此外，使用導體層34E、16E作為接地層，從而在IC芯片的信號、電力供給上不重疊噪音，可防止錯誤動作或錯誤。由于安裝電容器而可輔助地使用電容器內(nèi)的所儲存的電源，因此難以引起電源不足。特別是通過配置于IC芯片的正下方而使得其效果(難以引起電源不足)顯著地變好。作為其理由是由于如果是IC芯片的正下方，則能夠使在多層印刷電路板的布線長度變短的緣故。
在第5實施例中，多層芯基板30在其內(nèi)層具有厚導體層16P、16E，在其表面具有薄導體層34P、34E，將內(nèi)層的導體層16P、16E和表面的導體層34P、34E用作電源層用的導體層、接地用的導體層。即，即使在內(nèi)層側(cè)配置厚導體層16P、16E，也形成覆蓋導體層的樹脂層。由此，可以通過導體層為起因、抵銷凹凸，從而使多層芯基板30的表面變得平坦。因此，為了在層間絕緣層50、150的導體層58、158不產(chǎn)生起伏，所以，即使在多層芯基板30的表面配置薄導體層34P、34E，也能夠以與內(nèi)層的導體層16P、16E相加得到的厚度來確保作為芯導體層的充分的厚度。由于不產(chǎn)生起伏，因此，在層間絕緣層上的導體層的阻抗方面不產(chǎn)生問題。通過將導體層16P、34P用作電源層用導體層，將導體層16E、34E用作接地用導體層，從而可改善多層印刷電路板的電特性。
此外，通過在芯基板內(nèi)配置導體層34P和導體層16P間的信號線16(與導體層16E同層)，從而可形成為微帶構(gòu)造。同樣地，通過配置導體層16E和導體層34E間的信號線16(與導體層16P同層)，從而可形成為微帶構(gòu)造。通過形成為微帶構(gòu)造，能夠降低電感、得到阻抗的匹配。因此，可以使電特性穩(wěn)定化。
即，使芯基板內(nèi)層的導體層16P、16E的厚度大于層間絕緣層50、150上的導體層58、158的厚度。由此，即使在多層芯基板30的表面上配置薄導體層34E、34P，通過與內(nèi)層的厚導體層16P、16E相加，可確保作為芯導體層的充分的厚度。其比率最好是1＜(芯內(nèi)層的導體層/層間絕緣層的導體層)≤40。更加理想是1.2≤(芯內(nèi)層的導體層/層間絕緣層的導體層)≤30。
多層芯基板30形成為如下狀態(tài)在電絕緣的金屬板12的兩面上隔著樹脂層14而形成內(nèi)層的導體層16P、16E，還在該內(nèi)層的導體層16P、16E的外側(cè)隔著樹脂層18而形成表面的導體層34P、34E。通過在中央部配置電絕緣的金屬板12，從而可確保充分的機械強度。此外，通過在金屬板12的兩面隔著樹脂層14而形成內(nèi)層的導體層16P、16E，還在該內(nèi)層的導體層16P、16E的外側(cè)隔著樹脂層18而形成表面的導體層34P、34E，從而在金屬板12的兩面具有對稱性，在熱循環(huán)等時防止彎曲、起伏的發(fā)生。
圖19是表示第5實施例的變化例。在該變化例，在IC芯片90的正下方配置電容器98。由此，使IC芯片90和電容器98間的距離近，可防止供給IC芯片90的電源的電壓下降。
接著，參照圖13～圖18對圖17所示的多層印刷電路板10的制造方法進行說明。
(1)<金屬層的形成工序>
在圖13(A)所示的厚度為20～400μm的內(nèi)層金屬層(金屬板)12設(shè)置貫通表背面的開口12a(圖13(B))。在第5實施例使用20μm的金屬板。金屬層的材質(zhì)可以使用配合銅、鎳、鋅、鋁、鐵等金屬而得到的材料。在此，在使用低熱膨脹系數(shù)的36合金或42合金時，因為可以使芯基板的熱膨脹系數(shù)接近于IC的熱膨脹系數(shù)，因此能夠降低熱應力。開口12a是通過穿孔、蝕刻、鉆孔、激光等而進行穿設(shè)。可以根據(jù)情況不同，而在形成有開口12a的整個金屬層12的面上，通過電解電鍍、無電解電鍍、置換電鍍、濺鍍等覆蓋金屬膜13(圖13(C))。此外，金屬板12可以是單層，也可以是2層或2層以上的多層。此外，金屬膜13最好是在開口12a的角部形成曲面。由此可消除應力集中的點，不容易引起在其周邊的破裂等的問題。此外，金屬板12可以不內(nèi)設(shè)于芯基板內(nèi)。
(2)<內(nèi)層絕緣層及導體層的形成工序>
為了覆蓋整個金屬層12、填充開口12a內(nèi)，而使用絕緣樹脂。作為形成方法例如以厚度30～200μm程度的B半固化狀態(tài)樹脂膜狀的樹脂薄膜，用金屬板12夾住(圖13(D))，并且，還在其外側(cè)層疊12～275μm的銅箔后，進行熱壓合并使其固化，可形成絕緣樹脂層14及導體層16(圖13(E))?？梢愿鶕?jù)情況不同而進行涂敷、涂敷和薄膜壓合的混合、或者是僅涂敷開口部分，然后，通過薄膜所形成。
作為材料最好是使用將聚酰亞胺樹脂、環(huán)氧樹脂、苯酚樹脂、BT樹脂等的熱固化性樹脂浸滲于玻璃纖維布、聚酰亞胺無紡布等的心材而成的預浸樹脂布。除此以外，也可以使用樹脂。在第5實施例中，使用50μm的預浸樹脂布。
形成導體層16的方法可以是在金屬箔上通過電鍍等形成。
(3)<內(nèi)層金屬層的電路形成工序>
可以形成為2層或2層以上?？梢杂商砑臃ㄐ纬山饘賹?。
經(jīng)過隆起法、蝕刻工序等由內(nèi)層金屬層16開始，形成內(nèi)層導體層16、16P、16E(圖13(F))。此時的內(nèi)層導體層的厚度形成為10～250μm。但是，可以超過所述范圍。此外，在第5實施例中，內(nèi)層的電源用導體層的厚度是25μm厚度。在該電路形成工序中，為了能夠評價芯基板的絕緣可靠性，因此，作為測試圖案(芯基板的絕緣電阻評價用圖案)形成導體幅寬/導體間的距離＝150μm/150μm的絕緣電阻測定用的鋸齒狀圖案。此時，如圖17所示，與IC電源電連接的電源用通孔36PTH貫通內(nèi)層電路的接地層16E時，可以不具有從電源用通孔延伸出的布線圖案。以下，將這種通孔稱為不具有虛設(shè)連接盤的電源用通孔。同樣地，與IC接地電連接的接地用通孔36ETH也是在貫通內(nèi)層電路的電源層16P時，不具有從接地用通孔延伸出的布線圖案。以下，將這種通孔稱為不具有虛設(shè)連接盤的接地用通孔。此外，合并兩者簡單稱其為不具有虛設(shè)連接盤的通孔。通過這種構(gòu)造而可以使通孔間距變得狹窄。此外，由于通孔和內(nèi)層電路間的間隔為窄間距，因此，減少互感。在此，將不具有虛設(shè)連接盤的通孔的狀態(tài)下的X3-X3部的橫截面顯示在圖38(A)中。參考地將具有虛設(shè)連接盤的狀態(tài)下的X3-X3部的橫截面顯示在圖38(B)。得知由于成為不具有虛設(shè)連接盤的通孔而使得通孔間距或通孔36PTH和接地層16E間的間隔變得窄。此外，也得知增加了接地層16E的形成區(qū)域。在此，附圖標記35是用以確保通孔36PTH和接地層16E間的絕緣的空間，附圖標記36L是通孔連接盤(虛設(shè)連接盤)。
(4)<外層絕緣層及導體層的形成工序>
為了覆蓋整個內(nèi)層導體層16、16P、16E，并且，填充其電路間的間隙，而使用絕緣樹脂。作為形成方法在一直到(3)為止所形成的途中基板的兩面上，例如在以厚度30～400μm程度的B半固化狀態(tài)樹脂膜狀的樹脂薄膜(圖14(A))、厚度10～275μm的金屬箔的順序而進行層疊后，在進行熱壓合后，使其固化，從而形成芯基板的外層絕緣樹脂層18及芯基板的最外導體層34α(圖14(B))。可以根據(jù)情況不同而進行涂敷、涂敷和薄膜壓合的混合、或者是僅涂敷開口部分，然后，以薄膜形成。可以通過進行加壓而使得表面變平坦。此外，可以使用以玻璃纖維布、聚酰胺無紡布來作為芯材的B半固化狀態(tài)樹脂膜狀的預浸樹脂布。在第5實施例中，使用200μm厚度的預浸樹脂布。作為形成金屬箔以外的方法是層疊單面覆銅積層板?？梢栽诮饘俨希ㄟ^電鍍等形成為2層或2層以上?？梢酝ㄟ^添加法形成金屬層。
(5)<通孔的形成工序>
形成貫通基板表背面的開口直徑50～400μm的通孔用通孔36α(圖14(C))。作為形成方法是通過鉆孔、激光、或者是激光和鉆孔的復合而形成(用激光進行最外層的絕緣層的開口，根據(jù)情況，而將用該激光開設(shè)的開口用作標靶符號，然后，用鉆孔器進行開口及貫通。)。其形狀最好是具有直線狀側(cè)壁。可以根據(jù)情況而成為錐形狀。
為了確保通孔的導電性，最好是在通孔用通孔36α內(nèi)形成電鍍膜22，在粗化了表面后(圖14(D))，填充填充樹脂23(圖14(E))。作為填充樹脂可以使用被電絕緣了的樹脂材料(例如含有樹脂成分、固化劑、粒子等的樹脂材料)、由金屬粒子進行了電連接的導電性材料(例如含有金、銅等的金屬粒子、樹脂材料、固化劑等的導電性材料。)的任何一種。在填充后，進行預干燥，通過研磨而除去附著于基板表面的電解鍍銅膜22上的多余的填充樹脂，然后，在150℃下進行1小時的干燥而使其完全固化。
作為電鍍可以使用電解電鍍、無電解電鍍、面板電鍍(無電解電鍍和電解電鍍)等。作為金屬是由含有銅、鎳、鈷、磷等而形成的。作為電鍍金屬的厚度最好是形成為5～30μm。
填充于通孔用通孔36α內(nèi)的填充樹脂23最好是使用由樹脂材料、固化劑、粒子等構(gòu)成的絕緣材料。作為粒子是二氧化硅、氧化鋁等的無機粒子、金、銀、銅等的金屬粒子、樹脂粒子等的單獨或復合而進行配合?？梢允褂靡韵嗤交蛘呤菑秃狭交旌狭?.1～5μm的粒子。作為樹脂材料可以使用環(huán)氧樹脂(例如雙酚型環(huán)氧樹脂、酚醛清漆型環(huán)氧樹脂等)、酚醛樹脂等的熱固化性樹脂、具有感光性的紫外線固化樹脂、熱塑性樹脂等的單一樹脂或?qū)⑺鼈兓旌隙傻臉渲牧?。作為固化劑可以使用咪唑類固化劑、胺類固化劑等。除了這個以外，也可以包含固化穩(wěn)定劑、反應穩(wěn)定劑、粒子等。也可以使用導電性材料。在該情況下，由金屬粒子、樹脂成分、固化劑等構(gòu)成者成為導電性材料的導電性膏。根據(jù)情況不同，可以使用在焊錫、絕緣樹脂等的絕緣材料的表層上形成具有導電性的金屬膜的導電性材料等。也可以通過電鍍填充通孔用通孔36α內(nèi)。由于導電性膏進行固化收縮，因此，會在表層上形成凹部。
(6)<最外層的導體電路的形成工序>
可以通過在整體上被覆電鍍膜，而在通孔36的正上方形成蓋電鍍25(圖15(A))。然后，經(jīng)過隆起法、蝕刻工序等而形成外層的導體電路34、34P、34E(圖15(B))。由此而完成多層芯基板30。此外，在第5實施例中，多層芯基板表面的電源用導體層的厚度是15μm厚度。
此時，雖然未圖示，但是，可以通過層間導通用孔或盲通孔、盲層間導通用孔而進行和多層芯基板內(nèi)層的導體層16等之間的電連接。
(7)對形成導體電路34的多層芯基板30進行黑化處理及還原處理，在導體電路34、導體層34P、34E的整個表面形成粗化面346(圖15(C))。
(8)在多層芯基板30的導體電路非形成部上形成樹脂填充材40的層(圖16(A))。
(9)通過帶式打磨器等的研磨，來對結(jié)束了所述處理的基板的單面進行研磨，從而在導體層34P、34E的外緣部不殘留樹脂填充材40，接著，為了除去由于所述研磨所造成的損傷，還用拋光器等對導體層34P、34E的整個表面(包含通孔的連接盤表面)進行了研磨。對于基板的其他面也同樣進行這樣一連串的研磨。接著，在100℃下進行1小時的加熱處理，在150℃下進行1小時的加熱處理而固化樹脂填充材40(圖16(B))，由此，完成了4層的多層芯基板。
此外，也可以不進行導體電路間的樹脂填充。在該情況下，用層間絕緣層等的樹脂層進行絕緣層的形成和導體電路間的填充。
(10)向上述多層芯基板30上用噴霧器將蝕刻液在基板的兩面上，通過蝕刻等而蝕刻導體電路34、導體層34P、34E的表面和通孔36的連接盤表面，在導體電路的整個表面上形成了粗化面36β(圖16(C))。因為以后的工序與參照圖3～圖7所述的第1實施例相同，因此省略其說明。此外，在圖3(B)中，為了在層間絕緣層(50)上的一部分，評價由于多層芯基板的導體厚度所發(fā)生的層間絕緣層的起伏的影響，因此，形成電鍍阻劑(54)以使得電鍍形成后的布線圖案(最小線間、線幅寬形成能力評價圖案)成為導體寬度/導體間的間隔＝5/5μm、7.5/7.5μm、10/10μm、12.5/12.5μm、15/15μm。電鍍阻劑的厚度是使用10～30μm之間的值。
此外，在第5實施例中，以1＜(芯基板的電源用導體層的厚度和/層間絕緣層的導體層的厚度)≤40的作為適合例，以(芯基板的電源用導體層的厚度和/層間絕緣層的導體層的厚度)≤1的作為比較例。以(芯基板的電源用導體層的厚度和/層間絕緣層的導體層的厚度)＞40的作為參考例。
(第5實施例-1)雖然與參照圖17所述的第5實施例相同，但如以下這樣設(shè)定。
芯基板的內(nèi)層的導體層的厚度50μm表層的導體層的厚度20μm
芯基板的導體電路的厚度和100μm層間絕緣層的導體層的厚度15μm在圖17中，對于芯基板的導體層，交替地配置電源層和接地層，但是，第5實施例-1是由內(nèi)層的導體層和表層的導體層而起到電源層的作用。但是，由于表層的導體層的面積是連接盤程度的面積，與內(nèi)層的導體層比較時面積較小，所以，抵銷了回復電源電壓的效果。由此，芯基板的導體層的厚度和是使內(nèi)層的2層的導體層相加所得到的厚度。
(第5實施例-2)由內(nèi)層的導體層和表層的導體層起到電源層的作用。通過在表層、內(nèi)層的各一層的每層的通孔而進行電連接。
芯基板的內(nèi)層的導體層的厚度60μm外層的導體層的厚度20μm芯基板的導體電路的厚度和80μm層間絕緣層的導體層的厚度15μm由內(nèi)層的導體層和表層的導體層起到各層中的每層的電源層的功能。表層的導體層的面積與內(nèi)層的導體層的面積相同。具有回復電源電壓的效果。由此，芯基板的導體層的厚度和是使內(nèi)層的導體層和表層的導體層相加所得到的厚度。
(第5實施例-3)由內(nèi)層的導體層和表層的導體層起到電源層的作用。通過在表層、內(nèi)層的各一層的每層的通孔而進行電連接。
芯基板的內(nèi)層的導體層的厚度150μm外層的導體層的厚度20μm芯基板的導體電路的厚度和150μm層間絕緣層的導體層的厚度15μm由內(nèi)層的導體層和表層的導體層起到電源層的作用。但是，由于表層的導體層的面積是連接盤程度的面積，與內(nèi)層的導體層比較時面積較小，所以，抵銷了回復電源電壓的效果。由此，芯基板的導體層的厚度和是內(nèi)層1層的導體層的厚度。
(第5實施例-4)雖然與第5實施例-1相同，但如以下這樣制造。
芯基板的內(nèi)層的導體層(電源層)的厚度100μm表層的導體層(電源層)的厚度20μm芯基板的導體電路的厚度和200μm層間絕緣層的導體層的厚度10μm芯基板的導體電路的厚度和是使內(nèi)層的層的導體層相加而得到的。
(第5實施例-5)雖然與第5實施例-1相同，但如以下這樣制造。
芯基板的內(nèi)層的導體層(電源層)的厚度120μm表層的導體層(電源層)的厚度20μm芯基板的導體電路的厚度和240μm層間絕緣層的導體層的厚度8μm芯基板的導體電路的厚度和是使內(nèi)層的層的導體層相加而得到的。
(第5實施例-6)雖然與第5實施例-2相同，但如以下這樣制造。
芯基板的內(nèi)層的導體層(電源層)的厚度250μm表層的導體層(電源層)的厚度50μm芯基板的導體電路的厚度和300μm層間絕緣層的導體層的厚度7.5μm[第6實施例]內(nèi)裝電容器的芯基板參照圖20及圖21對第6實施例的多層印刷電路板進行說明。
在第6實施例的多層印刷電路板中，在芯基板30中內(nèi)裝有芯片電容器20。
圖20是表示第6實施例的多層印刷電路板10的截面圖，圖21是表示在圖20所示的多層印刷電路板10上安裝IC芯片90的狀態(tài)。如圖20所示，在多層印刷電路板10中，芯基板30是由樹脂基板30A及樹脂層30B構(gòu)成。在樹脂基板30A上設(shè)置用以收納電容器20的開口31a。電容器20的電極是通過設(shè)置在樹脂層30B的層間導通用孔33而得到連接。在芯基板30的上表面上，形成導體電路34及用以形成電源層的導體層34P，此外，在芯基板30的兩面形成配置有層間導通用孔60及導體電路58的層間樹脂絕緣層50。在芯基板30形成通孔36。在層間樹脂絕緣層50的上層形成阻焊劑層70，通過該阻焊劑層70的開口部71，而在層間導通用孔60及導體電路58上形成凸塊76U、76D。
如圖21中所示，多層印刷電路板10的上面?zhèn)鹊暮稿a凸塊76U連接于IC芯片90的連接盤92。此外，還安裝芯片電容器98。另一方面，安裝用于向下側(cè)的焊錫凸塊連接的導電性連接插銷99。
在此，導體層34E形成為30μm。在該第6實施例中，由于在該芯基板30內(nèi)內(nèi)裝電容器20，因此，可得到超過第1實施例的效果。
(第6實施例-1)雖然與參照圖20所述的第6實施例相同，但如以下這樣設(shè)定。
芯基板的導體層的厚度30μm芯基板的電源層的厚度30μm層間絕緣層的導體層的厚度15μm(第6實施例-2)雖然與第6實施例相同，但如以下這樣設(shè)定。
芯基板的導體層的厚度55μm芯基板的電源層的厚度55μm
層間絕緣層的導體層的厚度15μm(第6實施例-3)芯基板的導體層的厚度75μm芯基板的電源層的厚度75μm層間絕緣層的導體層的厚度15μm(第6實施例-4)雖然與第6實施例-1相同，但如以下這樣設(shè)定。
芯基板的導體層(電源層)的厚度180μm層間絕緣層的導體層的厚度6.0μm(比較例)在第1實施例～第5實施例中，以(芯基板的電源用導體層的厚度和/層間絕緣層的導體層的厚度)≤1作為第1比較例～第5比較例。作為其實例，設(shè)定為芯基板的電源用導體層的厚度和15μm、層間絕緣層的導體層的厚度15μm。
(參考例)在第1實施例～第5實施例中，以(芯基板的電源用導體層的厚度和/層間絕緣層的導體層的厚度)＞40的作為第1參考例～第5參考例。作為其實例，設(shè)定為芯基板的電源用導體層的厚度和415μm、層間絕緣層的導體層的厚度10μm。
在各個實施例和比較例及參考例的基板上，安裝頻率3.1GHz的IC芯片，供給相同量的電源，測定在啟動時的電壓的下降量。顯示此時的電壓的下降值。成為電源電壓1.0V時的變動的電壓下降量的值。IC芯片的電壓是進行使得能夠測定該電壓的電路形成于印刷電路板。
此外，進行在各個實施例和比較例及參考例的偏壓高溫高濕度條件(溫度130℃、濕度85％、施加2V)下的可靠性試驗。進行試驗時間為100hr、300hr、500hr、1000hr，就各個實施例和比較例對IC的有無錯誤動作、芯導體層的有無導通連接開放進行了驗證。將該結(jié)果顯示在圖25、圖26中的圖表。此外，在電源電壓1.0V時，如果變動容許范圍為±10％(第3次的電壓下降量)，則電壓的舉動穩(wěn)定，不引起IC芯片的錯誤動作等。即，在該情況下，如果電壓下降量為0.1V或0.1V以內(nèi)，則不引起由于電壓下降的所造成的對于IC芯片的錯誤動作等。
由圖25、圖26而得知通過適當例的所作成的多層印刷電路板不容易出現(xiàn)IC芯片的錯誤動作或開放等。即，可確保電氣連接性和可靠性。
在比較例中，由于引起IC芯片的錯誤動作，其電連接性有問題發(fā)生，由于導體的厚度變薄，結(jié)果無法緩沖在可靠性試驗下的所發(fā)生的應力，發(fā)生在導通連接部的剝離。因此，可靠性降低。但是，在芯基板的電源層的厚度和/層間絕緣層的導體層的厚度的比值超過1.2時，出現(xiàn)該效果。
在芯基板的電源層的厚度和/層間絕緣層的導體層的厚度的比值超過40時(參考例)，由于上層的導體電路上的問題(例如引起由于對于上層的導體電路的應力發(fā)生或起伏的所造成的緊密接觸性的降低等)，因此，可靠性降低。
由試驗的結(jié)果得知滿足電氣特性和可靠性的因素是1＜(芯基板的導體層的厚度和/層間絕緣層的導體層的厚度)≤40。
雖然在圖25、圖26中沒有關(guān)于第1實施例-6～10的結(jié)果，但其與第1實驗例-1～5相同。
在圖27表示第7實施例的多層印刷電路板的截面圖，在第7實施例中，在第5實施例的圖13(F)中，在形成芯基板的內(nèi)層導體層16E、16P時，通過改變噴射壓力、蝕刻時間等的蝕刻條件，或者是在噴射式蝕刻裝置，僅使用下面進行蝕刻等，使得導體層16E、16P的側(cè)面成為直線狀錐形或R面狀錐形，調(diào)整連結(jié)導體層的側(cè)面的上端和下端的直線與芯基板之間所成的角度Θ(參照圖27(A)中的所示的導體層16的圓b部的擴大的圖27(B)直線狀錐形、圖27(C)R面狀錐形)為如以下的第7實施例-1～第7實施例-9。此外，第7實施例-1～第7實施例-6各自的截面的Θ及其形狀(直線狀錐形或R面狀錐形)是為能夠觀察內(nèi)層導體的縱截面進行研磨，并用×100～×1000的顯微鏡進行截面觀察到的實測值。
將tanΘ調(diào)整2，將形狀調(diào)整成R面狀錐形。
tanΘ調(diào)整成2.8，將形狀調(diào)整成R面狀錐形。
將tanΘ調(diào)整成3.5，將形狀調(diào)整成R面狀錐形。
將TanΘ調(diào)整成53，將形狀調(diào)整成R面狀錐形。
將TanΘ調(diào)整成55，將形狀調(diào)整成R面狀錐形。
將tanΘ調(diào)整成53，將形狀調(diào)整成R面狀錐形。
將tanΘ調(diào)整成2.8，將形狀調(diào)整成直線狀錐形。
將tanΘ調(diào)整成57，將形狀調(diào)整成直線狀錐形。
將tanΘ調(diào)整成57，將形狀調(diào)整成直線狀錐形。
接著，對于第7實施例-1～第7實施例-6的多層印刷電路板，進行了下列條件的時間(次數(shù))的HAST試驗和熱循環(huán)試驗。對于第7實施例-7、8、9的多層印刷電路板，僅進行了熱循環(huán)試驗。將該結(jié)果顯示于圖28中的圖表。此外，將橫軸為tanΘ及縱軸為絕緣電阻和電阻率變化的圖，顯示在圖29中。
HAST試驗的條件及時間條件85℃×85％×3.3V時間115hr試驗后的絕緣電阻為107Ω或107Ω以上的為合格。
熱循環(huán)試驗條件-55℃×5分鐘25℃×5分鐘次數(shù)1000次試驗后的電阻率變化為±10％或±10％以內(nèi)的為合格。此外，測定與后面敘述的第8實施例相同。
由圖28及圖29的結(jié)果得知在Θ滿足2.8＜tanΘ＜55的關(guān)系式時，同時滿足絕緣可靠性和連接可靠性。
解析HAST試驗后的第7實施例-1的多層印刷電路板和熱循環(huán)試驗后的第7實施例-6的多層印刷電路板。
在第7實施例-6中，得知由于以多層芯基板的內(nèi)層的導體層的側(cè)壁和絕緣樹脂間的界面作為起點破裂或其界面剝離而引起電阻的上升。
在第7實施例-1中，得知由于在多層芯基板的內(nèi)層的導體層的基底的導體層間(絕緣層上)散布有的蝕刻殘留銅，而引起絕緣電阻的降低。并且，在Θ滿足2.8＜tanΘ＜55時，提高絕緣可靠性或連接可靠性。
此外，通過圖28的第7實施例-2、4、6(圖27(C)R面狀錐形)和第7實施例-7～第7實施例-9(圖27(B)直線狀錐形)間的比較而得知關(guān)于導體層的側(cè)面的形狀，R面狀錐形的連接可靠性比直線狀錐形的好。推測這是由于R面狀增加了導體層的側(cè)面和絕緣樹脂間的緊密接合強度，分散了應力，因此更難以發(fā)生破裂或剝離的緣故。
第8實施例是依據(jù)第5實施例，在圖13(F)中，如以下而進行芯基板的內(nèi)層導體層16E、16P的電路形成，這是所謂隆起法，以蝕刻液的主成分作為氯化亞銅，通過噴嘴(距離基板一定距離而上下設(shè)置)對通過輸送器而搬送至蝕刻區(qū)域的基板噴灑噴射該蝕刻液。改變蝕刻方法或蝕刻條件，或者是在主成分添加抑制劑，將錐形的形狀或?qū)w層的側(cè)面的角度調(diào)整為以下的第8實施例-1～第8實施例-30的那樣。此外，第8實施例-1～第8實施例-30各自的Θ及其形狀(直線狀錐形或R面狀錐形)是為能夠觀察內(nèi)層導體的縱截面進行研磨，并用×100～×1000的帶有刻度的顯微鏡進行截面觀察到的實測值。此外，截面觀察是用制品之外的在相同條件下制作成的導體層的側(cè)面形狀觀察用基板而進行。測定數(shù)目是將1個制品分割成為4部分，對各部份隨機地各測定2點(合計為8個數(shù)據(jù))。
此外，在各個實施例中，在制作多層芯時的圖13(E)，僅改變銅箔的厚度，來改變內(nèi)層導體層的厚度。
上述抑制劑是吸附于銅上而抑制銅與基板(側(cè)面蝕刻)在水平方向上蝕刻的添加劑，能夠使得上述Θ變大。作為該抑制劑有苯并三唑等，可以通過改變其濃度而控制抑制側(cè)面蝕刻的程度。為了高濃度地添加苯并三唑，因此，能夠同時添加表面活性劑(兩性表面活性劑烷基二甲基胺基乙酸甜菜堿及非離子性表面活性劑聚氧化乙烯烷基醚)，使得導體層的側(cè)面成為更加接近于垂直的形狀。
「第8實施例-1」內(nèi)層導體層的厚度30μm
圖15(B)的34、34P、34E的導體厚度20μm。
抑制劑對于蝕刻液的添加抑制劑未添加蝕刻方法使用的噴嘴全圓錐形噴嘴(呈放射狀地進行噴灑噴射的噴嘴)噴嘴的搖動(搖頭)有使用的噴嘴僅下面在第8實施例-1，用全圓錐形噴嘴在搖頭的狀態(tài)下放射狀地對于未添加材的蝕刻液進行噴灑，從而使得導體層的側(cè)面成為R面狀錐形，tanΘ是1.6～2.5(8個數(shù)據(jù)中的最小值～最大值)。
「第8實施例-2」在第8實施例-1中，將內(nèi)層導體的厚度由30μm改變成為45μm。除此以外相同。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀R面tanΘ1.4～2.1(8個數(shù)據(jù)中的最小值～最大值)「第8實施例-3」在第8實施例-1，將內(nèi)層導體的厚度由30μm改變成為60μm。除此以外相同。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀R面tanΘ1.4～2.1(8個數(shù)據(jù)中的最小值～最大值)「第8實施例-4」在第8實施例-1，將內(nèi)層導體的厚度由30μm改變成為100μm。除此以外相同。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀R面tanΘ1.3～1.9(8個數(shù)據(jù)中的最小值～最大值)「第8實施例-5」在第8實施例-1中，將內(nèi)層導體的厚度由30μm改變成為125μm，使得圖14(A)的預浸樹脂布的厚度成為225μm。除此以外相同。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀R面tanΘ1.3～1.9(8個數(shù)據(jù)中的最小值～最大值)「第8實施例-6」在第8實施例-1中，將內(nèi)層導體的厚度由30μm改變成為150μm，使得圖14(A)的預浸樹脂布的厚度成為250μm。除此以外相同。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀R面tanΘ1.2～1.7(8個數(shù)據(jù)中的最小值～最大值)「第8實施例-7」內(nèi)層導體層的厚度30μm圖15(B)的34、34P、34E的導體厚度20μm。
抑制劑對于蝕刻液的添加抑制劑添加苯并三唑(BTA)1200ppm、表面活性劑450ppm。
蝕刻方法使用的噴嘴縫隙噴嘴(呈直線狀地進行噴灑噴射的噴嘴)噴嘴的搖動(搖頭)無使用的噴嘴僅上面在第8實施例-7中，在蝕刻液中添加抑制劑，通過縫隙噴嘴呈直線狀地進行噴灑，因此，其tanΘ比第8實施例-1～第8實施例-6中的tanΘ大。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀R面tanΘ3.0～10.8(8個數(shù)據(jù)中的最小值～最大值)「第8實施例-8」在第8實施例-7中，將內(nèi)層導體的厚度由30μm改變成為45μm。除此以外相同。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀R面tanΘ3.0～11.0(8個數(shù)據(jù)中的最小值～最大值)「第8實施例-9」在第8實施例-7，將內(nèi)層導體的厚度由30μm改變成為60μm。除此以外相同。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀R面tanΘ3.0～11.2(8個數(shù)據(jù)中的最小值～最大值)「第8實施例-10」在第8實施例-7，將內(nèi)層導體的厚度由30μm改變成為100μm。除此以外相同。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀R面tanΘ2.8～11.2(8個數(shù)據(jù)中的最小值～最大值)「第8實施例-11」在第8實施例-7，將內(nèi)層導體的厚度由30μm改變成為125μm，使得圖14(A)的預浸樹脂布的厚度成為225μm。除此以外相同。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀R面tanΘ2.7～11.0(8個數(shù)據(jù)中的最小值～最大值)「第8實施例-12」在第8實施例-7，將內(nèi)層導體的厚度由30μm改變成為150μm，使得圖14(A)的預浸樹脂布的厚度成為250μm。除此以外相同。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀R面tanΘ2.7～11.4(8個數(shù)據(jù)中的最小值～最大值)「第8實施例-13」內(nèi)層導體層的厚度30μm圖15(B)的34、34P、34E的導體厚度20μm。
抑制劑對于蝕刻液的添加抑制劑添加苯并三唑(BTA)1000ppm、表面活性劑450ppm。
蝕刻方法使用的噴嘴縫隙噴嘴(直線狀地進行噴灑噴射的噴嘴)噴嘴的搖動(搖頭)無使用的噴嘴僅下面在第8實施例-13中，使添加于蝕刻液中的抑制劑的量少于第8實施例-7，僅用下面的縫隙噴嘴而進行噴灑，因此，與第8實施例-7比較時，tanΘ是下面的值相等但其范圍變小。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀R面tanΘ3.0～5.3(8個數(shù)據(jù)中的最小值～最大值)「第8實施例-14」在第8實施例-13中，將內(nèi)層導體的厚度由30μm改變成為45μm。除此以外相同。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀R面tanΘ3.1～5.4(8個數(shù)據(jù)中的最小值～最大值)「第8實施例-15」在第8實施例-13中，將內(nèi)層導體的厚度由30μm改變成為60μm。除此以外相同。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀R面tanΘ3.1～5.4(8個數(shù)據(jù)中的最小值～最大值)「第8實施例-16」在第8實施例-13中，將內(nèi)層導體的厚度由30μm改變成為100μm。除此以外相同。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀R面tanΘ2.7～5.5(8個數(shù)據(jù)中的最小值～最大值)「第8實施例-17」在第8實施例-13中，將內(nèi)層導體的厚度由30μm改變成為125μm，使得圖14(A)的預浸樹脂布的厚度成為225μm。除此以外相同。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀R面tanΘ2.9～5.7(8個數(shù)據(jù)中的最小值～最大值)「第8實施例-18」在第8實施例-13中，將內(nèi)層導體的厚度由30μm改變成為150μm，使得圖14(A)的預浸樹脂布的厚度成為250μm。除此以外相同。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀R面tanΘ2.7～5.7(8個數(shù)據(jù)中的最小值～最大值)「第8實施例-19」在第8實施例-7中，僅用下面的縫隙噴嘴而進行蝕刻。結(jié)果，相對于第8實施例-7，其tanΘ的范圍變小。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀R面tanΘ4.2～10.8(8個數(shù)據(jù)中的最小值～最大值)「第8實施例-20」在第8實施例-19中，將內(nèi)層導體的厚度由30μm改變成為45μm。除此以外相同。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀R面tanΘ4.0～11.0(8個數(shù)據(jù)中的最小值～最大值)「第8實施例-21」在第8實施例-19中，將內(nèi)層導體的厚度由30μm改變成為60μm。除此以外相同。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀R面tanΘ3.8～11.0(8個數(shù)據(jù)中的最小值～最大值)「第8實施例-22」在第8實施例-19中，將內(nèi)層導體的厚度由30μm改變成為100μm。除此以外相同。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀R面tanΘ3.7～11.2(8個數(shù)據(jù)中的最小值～最大值)「第8實施例-23」
在第8實施例-19中，將內(nèi)層導體的厚度由30μm改變成為125μm，使得圖14(A)的預浸樹脂布的厚度成為225μm。除此以外相同。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀R面tanΘ3.7～11.4(8個數(shù)據(jù)中的最小值～最大值)「第8實施例-24」在第8實施例-19中，將內(nèi)層導體的厚度由30μm改變成為150μm，使得圖14(A)的預浸樹脂布的厚度成為250μm。除此以外相同。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀R面tanΘ3.7～11.3(8個數(shù)據(jù)中的最小值～最大值)「第8實施例-25」在第8實施例-19中，使得苯并三唑的濃度成為1800ppm。結(jié)果，導體層的側(cè)面形狀成直線狀錐形。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀直線tanΘ4.0～10.8(8個數(shù)據(jù)中的最小值～最大值)「第8實施例-26」在第8實施例-25中，將內(nèi)層導體的厚度由30μm改變成為45μm。除此以外相同。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀直線tanΘ4.0～10.8(8個數(shù)據(jù)中的最小值～最大值)「第8實施例-27」在第8實施例-25中，將內(nèi)層導體的厚度由30μm改變成為60μm。除此以外相同。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀直線tanΘ4.0～11.0(8個數(shù)據(jù)中的最小值～最大值)「第8實施例-28」在第8實施例-25中，將內(nèi)層導體的厚度由30μm改變成為100μm。除此以外相同。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀直線tanΘ3.7～11.2(8個數(shù)據(jù)中的最小值～最大值)「第8實施例-29」在第8實施例-25中，將內(nèi)層導體的厚度由30μm改變成為125μm，使得圖14(A)的預浸樹脂布的厚度成為225μm。除此以外相同。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀直線tanΘ3.8～11.4(8個數(shù)據(jù)中的最小值～最大值)「第8實施例-30」在第8實施例-25中，將內(nèi)層導體的厚度由30μm改變成為150μm，使得圖14(A)的預浸樹脂布的厚度成為250μm。除此以外相同。
導體層的側(cè)面形狀和Θ的測定結(jié)果錐形的形狀直線tanΘ3.7～11.4(8個數(shù)據(jù)中的最小值～最大值)(第8比較例-1)是在第8比較例-1中，使得圖13(E)的銅箔厚度成為7.5μm，圖15(B)的34、34P、34E的導體厚度成為7.5μm。即，芯基板的電源用導體層的厚度和與層間絕緣層上的導體電路58的厚度相等。
(第8比較例-2)是在第8比較例-7中，使得圖13(E)的銅箔厚度成為7.5μm，圖15(B)的34、34P、34E的導體厚度成為7.5μm。即，芯基板的電源用導體層的厚度和與層間絕緣層上的導體電路58的厚度相等。
(第8比較例-3)是在第8比較例-13中，使得圖13(E)的銅箔厚度成為7.5μm，圖15(B)的34、34P、34E的導體厚度成為7.5μm。即，芯基板的電源用導體層的厚度和與層間絕緣層上的導體電路58的厚度相等。
(第8比較例-4)是在第8比較例-19中，使得圖13(E)的銅箔厚度成為7.5μm，圖15(B)的34、34P、34E的導體厚度成為7.5μm。即，芯基板的電源用導體層的厚度和與層間絕緣層上的導體電路58的厚度相等。
將第8實施例、第8比較例各自的多層印刷電路板的錐形形狀和tanΘ顯示于圖30。此外，通過以下說明的方法對第8實施例和第8比較例的多層印刷電路板確認了其所搭載的IC芯片是否有錯誤動作。
作為IC芯片是將從以下的No.1～4所選出的任何一種IC芯片安裝于各多層印刷電路板，進行100次的同時開關(guān)，評價有無錯誤動作。
將各個多層印刷電路板及同時開關(guān)試驗的結(jié)果，顯示在圖30。
No.1驅(qū)動頻率3.06GHz、總線頻率(FSB)533MHzNo.2驅(qū)動頻率3.2GHz、總線頻率(FSB)800MHz
No.3驅(qū)動頻率3.4GHz、總線頻率(FSB)800MHzNo.4驅(qū)動頻率3.46GHz、總線頻率(FSB)1066MHz此外，對于安裝了IC的第8實施例19-30的多層印刷電路板進行1000次、2000次的與第7實施例的同樣的熱循環(huán)試驗，評價連接電阻。連接電阻是這樣測定的測定從多層印刷電路板的背面的測定用端子1通過IC而與多層印刷電路板的背面的測定用端子2相連的閉合電路的連接電阻。如果(熱循環(huán)后的連接電阻-初始值的連接電阻)/初始值的連接電阻×100在±10％以內(nèi)的話，則作為○，其以外者為×。
由安裝No.1的IC芯片的結(jié)果而得知根據(jù)本發(fā)明的多層印刷電路板，不發(fā)生錯誤動作。此外，由安裝了No.2的IC芯片的第8實施例-1和第8實施例-7、13、19、25的比較得知如果芯基板的導體層的厚度大于層間絕緣層上的導體電路的厚度、tanΘ的值≥2.7，則不容易發(fā)生錯誤動作。第8實施例-1由于內(nèi)層的導體層的導體體積小，則電源層的電阻變高，所以，推測在電源的供給產(chǎn)生延遲而發(fā)生錯誤動作。此外，根據(jù)安裝了No.3的IC芯片的多層印刷電路板，如果內(nèi)層導體層的厚度成為60～100μm，則無錯誤動作發(fā)生，但是，在tanΘ的值小的第8實施例-1、2和tanΘ的范圍大的第8實施例-11、12中，發(fā)生錯誤動作。推測在第8實施例-11、12發(fā)生錯誤動作是由于貫通多層芯的信號用通孔的阻抗在各個通孔的差異變大而在信號到達上產(chǎn)生差異的緣故。在比較安裝了No.4的IC芯片的第8實施例-19～24和第8實施例-25～30的多層印刷電路板時，得知在錐形形狀為R面時，不容易發(fā)生錯誤動作。推測這是由于內(nèi)層導體層的側(cè)面形狀成為直線狀時，與R面的多層印刷電路板相比，信號用通孔的所感覺到的阻抗差(參照圖31)變大，因此，信號的反射變得更多，或者是由于導體層側(cè)面和絕緣層間的緊密接合所帶來的影響。
此外，由第8實施例-13～24而得知tanΘ為2.7～5.7或3.7～11.4時，內(nèi)層導體的厚度最好是45～150μm。
將第8實施例-14～18、20～24的多層印刷電路板放置在高溫·高濕度(85度·85％)下100小時，在安裝了No.4的IC芯片后，進行同時開關(guān)。內(nèi)層導體層的厚度成為60～150μm的第8實施例-15～18、21～24不發(fā)生錯誤動作，但在第8實施例-14、20中，觀察到了錯誤動作。推測這是由于高溫·高濕試驗而使導體的電阻值上升的緣故。由該結(jié)果得知tanΘ為2.7～5.7或3.7～11.4，作為內(nèi)層導體的厚度更加理想是60～150μm。
「第9實施例」按照所述的第5實施例而制作第9實施例-1～第9實施例-28和第9比較例-1～第9比較例-3的多層印刷電路板。但是，在各個的實施例、比較例中，改變芯基板的導體層的厚度、芯基板的導體層的層數(shù)、不具有虛設(shè)連接盤的通孔數(shù)、不具有虛設(shè)連接盤的區(qū)域、層間絕緣層上的導體層的厚度。在改變內(nèi)層的導體層的厚度時，在圖13(E)中，改變了銅箔的厚度。在改變芯基板的表背面的導體層的厚度時，改變了圖14(B)的銅箔厚度、圖14(D)、圖15(A)的電鍍厚度。在改變芯基板的導體層的層數(shù)時，在圖14(B)的工序后，通過反復地進行規(guī)定次數(shù)的電路形成、電路表面的粗化、預浸樹脂布和銅箔的層疊來進行。在改變不具有虛設(shè)連接盤的通孔數(shù)或不具有虛設(shè)連接盤的區(qū)域時，在圖13(F)的電路形成(添加)時，通過改變用以蝕刻銅箔的蝕刻阻劑形成時的曝光掩模而進行。在改變層間絕緣層上的導體層的厚度時，在圖3(C)，通過改變電鍍厚度來進行。
以下，表示各個實施例和比較例的芯層數(shù)、電源用導體層的厚度、層間絕緣層上的導體層的厚度、不具有虛設(shè)連接盤的通孔數(shù)及其區(qū)域等。
(第9實施例-1)4層芯基板的內(nèi)層的電源用導體層的厚度25μm4層芯基板的表層的電源用導體層的厚度15μm芯基板的電源用導體層的厚度和40μm層間絕緣層上的導體層的厚度20μm(第9實施例-2)4層芯基板的內(nèi)層的電源用導體層的厚度15μm4層芯基板的表層的電源用導體層的厚度9μm芯基板的電源用導體層的厚度和24μm層間絕緣層上的導體層的厚度20μm(第9實施例-3)4層芯基板的內(nèi)層的電源用導體層的厚度45μm4層芯基板的表層的電源用導體層的厚度15μm芯基板的電源用導體層的厚度和60μm層間絕緣層上的導體層的厚度20μm(第9實施例-4)4層芯基板的內(nèi)層的電源用導體層的厚度60μm4層芯基板的表層的電源用導體層的厚度15μm芯基板的電源用導體層的厚度和75μm層間絕緣層上的導體層的厚度20μm(第9實施例-5)14層芯基板的各個內(nèi)層的電源用導體層的厚度100μm14層芯基板的表層的電源用導體層的厚度15μm芯基板的電源用導體層的厚度和615μm層間絕緣層上的導體層的厚度20μm(第9實施例-6)18層芯基板的各個內(nèi)層的電源用導體層的厚度100μm
18層芯基板的表層的電源用導體層的厚度15μm芯基板的電源用導體層的厚度和815μm間絕緣層上的導體層的厚度20μm(第9實施例-7)4層芯基板的內(nèi)層的電源用導體層的厚度15μm4層芯基板的表層的電源用導體層的厚度45μm芯基板的電源用導體層的厚度和60μm層間絕緣層上的導體層的厚度20μm(第9實施例-8)4層芯基板的內(nèi)層的電源用導體層的厚度15μm4層芯基板的表層的電源用導體層的厚度60μm芯基板的電源用導體層的厚度和75μm層間絕緣層上的導體層的厚度20μm(第9實施例-9)4層芯基板的內(nèi)層的電源用導體層的厚度50μm4層芯基板的表層的電源用導體層的厚度15μm芯基板的電源用導體層的厚度和65μm層間絕緣層上的導體層的厚度20μm(第9實施例-10)4層芯基板的內(nèi)層的電源用導體層的厚度150μm4層芯基板的表層的電源用導體層的厚度15μm芯基板的電源用導體層的厚度和165μm層間絕緣層上的導體層的厚度20μm此外，在上述第5實施例的(4)＜外層絕緣層及導體層的形成＞工序中，使用300μm厚度的預浸樹脂布。
(第9實施例-11)4層芯基板的內(nèi)層的電源用導體層的厚度175μm
4層芯基板的表層的電源用導體層的厚度15μm芯基板的電源用導體層的厚度和190μm層間絕緣層上的導體層的厚度20μm此外，在上述第5實施例的(4)＜外層絕緣層及導體層的形成＞工序中，使用300μm厚度的預浸樹脂布。
(第9實施例-12)4層芯基板的內(nèi)層的電源用導體層的厚度200μm4層芯基板的表層的電源用導體層的厚度15μm芯基板的電源用導體層的厚度和215μm層間絕緣層上的導體層的厚度20μm此外，在上述第5實施例的(4)＜外層絕緣層及導體層的形成＞工序中，使用了300μm厚度的預浸樹脂布。
(第9實施例-13)在第9實施例-3中，使得一部分電源用通孔和接地用通孔，為不具有在上述第5實施例的(5)＜內(nèi)層金屬層的電路形成工序＞中所顯示的虛設(shè)連接盤的通孔。該區(qū)域是IC正下部，不具有虛設(shè)連接盤的電源用通孔數(shù)是相對于全部電源用通孔為50％，不具有虛設(shè)連接盤的接地用通孔數(shù)是相對于全部接地用通孔為50％。
(第9實施例-14)在第9實施例-3中，使得IC正下部的全部電源用通孔和全部接地用通孔，成為在上述第5實施例的(5)＜內(nèi)層金屬層的電路形成工序＞中所顯示的不具有虛設(shè)連接盤的通孔。
(第9實施例-15)在第9實施例-9中，使得一部分電源用通孔和接地用通孔，為不具有在上述第5實施例的(5)＜內(nèi)層金屬層的電路形成工序＞中所示的虛設(shè)連接盤的通孔。該區(qū)域是IC正下部，不具有虛設(shè)連接盤的電源用通孔數(shù)相對于全部電源用通孔為50％，不具有虛設(shè)連接盤的接地用通孔數(shù)相對于全部接地用通孔為50％。
(第9實施例-16)在第9實施例-9中，使得IC正下部的全部電源用通孔和全部接地用通孔，成為在上述第5實施例的(5)＜內(nèi)層金屬層的電路形成工序＞中的所示的不具有虛設(shè)連接盤的通孔。
(第9實施例-17)在第9實施例-4中，使得一部分電源用通孔和接地用通孔，為不具有在上述第5實施例的(5)＜內(nèi)層金屬層的電路形成工序＞中所示的虛設(shè)連接盤的通孔。該區(qū)域是IC正下部，不具有虛設(shè)連接盤的電源用通孔數(shù)相對于全部電源用通孔為50％，不具有虛設(shè)連接盤的接地用通孔數(shù)相對于全部接地用通孔為50％。
(第9實施例-18)在第9實施例-4中，使得IC正下部的全部電源用通孔和全部接地用通孔，為在上述第5實施例的(5)＜內(nèi)層金屬層的電路形成工序＞中所示的不具有虛設(shè)連接盤的通孔。
(第9實施例-19)在第9實施例-10中，使得一部分電源用通孔和接地用通孔，為不具有在上述第5實施例的(5)＜內(nèi)層金屬層的電路形成工序＞中所示的虛設(shè)連接盤的通孔。該區(qū)域是IC正下部，不具有虛設(shè)連接盤的電源用通孔數(shù)相對于全部電源用通孔為50％，不具有虛設(shè)連接盤的接地用通孔數(shù)相對于全接地用通孔為50％。
(第9實施例-20)在第9實施例-10中，使得IC正下部的全部電源用通孔和全部接地用通孔，為在上述第5實施例的(5)＜內(nèi)層金屬層的電路形成工序＞中所示的不具有虛設(shè)連接盤的通孔。
(第9實施例-21)在第9實施例-11中，使得一部分電源用通孔和接地用通孔，為不具有在上述第5實施例的(5)＜內(nèi)層金屬層的電路形成工序＞中所示的虛設(shè)連接盤的通孔。該區(qū)域是IC正下部，不具有虛設(shè)連接盤的電源用通孔數(shù)相對于全部電源用通孔為50％，不具有虛設(shè)連接盤的接地用通孔數(shù)相對于全部接地用通孔為50％。
(第9實施例-22)在第9實施例-11中，使得IC正下部的全部電源用通孔和全部接地用通孔，為在上述第5實施例的(5)＜內(nèi)層金屬層的電路形成工序＞中所示的不具有虛設(shè)連接盤的通孔。
(第9實施例-23)在第9實施例-12中，使得一部分電源用通孔和接地用通孔，為不具有在上述第5實施例的(5)＜內(nèi)層金屬層的電路形成工序＞中所顯示的虛設(shè)連接盤的通孔。該區(qū)域是IC正下部，不具有虛設(shè)連接盤的電源用通孔數(shù)相對于全部電源用通孔為50％，不具有虛設(shè)連接盤的接地用通孔數(shù)相對于全部接地用通孔為50％。
(第9實施例-24)在第9實施例-12中，使得IC正下部的全部電源用通孔和全部接地用通孔，為在上述第5實施例的(5)＜內(nèi)層金屬層的電路形成工序＞中所示的不具有虛設(shè)連接盤的通孔。
(第9實施例-25)在第9實施例-7中，使得一部分電源用通孔和接地用通孔，為不具有在上述第5實施例的(5)＜內(nèi)層金屬層的電路形成工序＞中所示的虛設(shè)連接盤的通孔。該區(qū)域是IC正下部，不具有虛設(shè)連接盤的電源用通孔數(shù)相對于全部電源用通孔為50％，不具有虛設(shè)連接盤的接地用通孔數(shù)相對于全部地接地用通孔為50％。
(第9實施例-26)在第9實施例-7中，使得IC正下部的全部電源用通孔和全部接地用通孔，為在上述第5實施例的(5)＜內(nèi)層金屬層的電路形成工序＞中所示的不具有虛設(shè)連接盤的通孔。
(第9實施例-27)6層芯基板的各個內(nèi)層的電源用導體層的厚度32.5μm6層芯基板的表層的電源用導體層的厚度15μm芯基板的電源用導體層的厚度和80μm層間絕緣層上的導體層的厚度20μm(第9實施例-28)4層芯基板的內(nèi)層的電源用導體層的厚度125μm4層芯基板的表層的電源用導體層的厚度15μm芯基板的電源用導體層的厚度和140μm層間絕緣層上的導體層的厚度20μm(第9比較例-1)4層芯基板的內(nèi)層的電源用導體層的厚度10μm4層芯基板的表層的電源用導體層的厚度10μm芯基板的電源用導體層的厚度和20μm層間絕緣層上的導體層的厚度20μm(第9比較例-2)18層芯基板的各個內(nèi)層的電源用導體層的厚度100μm18層芯基板的表層的電源用導體層的厚度40μm芯基板的電源用導體層的厚度和840μm層間絕緣層上的導體層的厚度20μm(第9比較例-3)22層芯基板的各個內(nèi)層的電源用導體層的厚度100μm22層芯基板的表層的電源用導體層的厚度15μm芯基板的電源用導體層的厚度和1015μm層間絕緣層上的導體層的厚度20μm此外，在第9實施例、第9比較例的多層印刷電路板中，沒有關(guān)于虛設(shè)連接盤的記載的是全部的通孔具有虛設(shè)連接盤。
在第9比較例-1～第9比較例-12、第9實施例-27、28和第9比較例-1～第9比較例-3的多層印刷電路板上，安裝頻率3.1GHz的IC芯片，供給相同量的電源，測定在啟動時的電壓的下降量(相當于發(fā)生多次的電壓下降中的第3次的下降量)。此外，由于不能在IC上直接測定IC的電壓，因此，在印刷電路板上形成可測定的電路，測定IC的電壓。將此時的電壓下降量的值表示在圖32、圖33中，成為在電源電壓1.0V時的變動的電壓下降量的值。
此外，對第9實施例-1～第9實施例-12、第9實施例-28和第9比較例-1～第9比較例-3的印刷電路板進行HAST試驗(85℃、濕度85％、施加3.3V)。此外，被評價圖案是形成于芯基板上的絕緣電阻評價用測試圖案。將該結(jié)果表示在圖32中。試驗時間是115hr，115小時后的絕緣電阻值≥107Ω的為合格，小于107Ω的為不良。
此外，第9實施例-3、4、7、8是在印刷電路板的制作中，進行最小線間、線寬形成能力評價圖案(參照第5實施例的(10)工序)的評價。將該結(jié)果作為形成能力表示于圖34中。在圖中，○表示無短路，×表示在相鄰接的配線有短路存在。
對于各種α1/α2而將電壓下降量和HAST后的絕緣電阻的結(jié)果表示在圖32、圖33中。HAST試驗后的結(jié)果是記載合格為○、不良為×。此外，將對于各種α1/α2的電壓下降量而進行圖示化后的表示在圖35中。
在圖32、圖33的結(jié)果中，若在電源電壓1.0V時、變動容許范圍為±10％(第3次的電壓下降量)，則電壓的舉動穩(wěn)定，不引起IC芯片的錯誤動作等。即，在該情況下，若電壓下降量≤0.1V，則不引起由于電壓下降所造成的對IC芯片的錯誤動作等。從而，若電壓下降量≤0.09V，則增加穩(wěn)定性。因此，(多層芯基板的電源用導體層的厚度和/層間絕緣層上的導體層的厚度)的比值是可以超過1.0。此外，如果是1.2≤(多層芯基板的電源用導體層的厚度和/層間絕緣層上的導體層的厚度)≤40的范圍，則是變動容許范圍內(nèi)。
但是，在該值超過8.25時，開始進行上升，在超過40時，電壓下降量超過0.1V。推測這是由于多層芯基板的導體層變厚，或者內(nèi)層的層數(shù)增加，使得通孔長度變長，在向IC供給電源需要時間的緣故。
但是，即使(多層芯基板的電源用導體層的厚度和/層間絕緣層上的導體層的厚度)為上述范圍，僅1層的導體層變厚的第9實施例-11、12，其芯基板的絕緣可靠性也比其他的實施例的差而成為不良(參照圖32)。由此得知不僅是僅1層變厚，通過對于芯進行多層化，使得電源用導體層的厚度和成為上述范圍，則可獲得即使搭載高頻的IC，也不發(fā)生錯誤動作，絕緣可靠性良好的印刷電路板。
此外，在解析第9實施例-11、12的芯基板的絕緣性評價用測試圖案時，使得線間的間隔變窄。推測因為如此而使得絕緣電阻低于規(guī)格。此外，也由圖34的第9實施例-3、4和第9實施例-7、8的比較而得知多層芯基板的表背面的導體層的厚度最好比內(nèi)層的導體層的厚度薄。這是由于在表背面形成厚導體層時，在其影響下而使得層間劑呈起伏，則在層間絕緣層上無法形成微細的配線的緣故。
對于按照第9實施例-1～12、27、28、第9比較例-1～3所制造的多層印刷電路板，通過以下說明的方法而確認其在搭載的IC芯片上是否有錯誤動作。
作為IC芯片是將由以下的No.1～3所選出的任何一種IC芯片安裝于各個多層印刷電路板，進行100次的同時開關(guān)，評價有無錯誤動作。
將這些結(jié)果，表示于圖33中。
No.1驅(qū)動頻率3.06GHz、總線頻率(FSB)533MHzNo.2驅(qū)動頻率3.2GHz、總線頻率(FSB)800MHzNo.3驅(qū)動頻率3.46GHz、總線頻率(FSB)1066MHz由安裝No.1的IC芯片的結(jié)果得知若1.0＜α1/α2的比率≤40，則在IC沒有觀察到錯誤動作。推測這是由于電源層的導體電阻低，因此，瞬間地進行對于IC的電源供給的緣故。由安裝No.2的IC芯片的結(jié)果得知在IC的驅(qū)動頻率變得更加高速度時，因為必須在更短的短時間，向IC供給電源，因此，存在更加適當?shù)姆秶?。在多層芯的?nèi)層的導體層變厚的第9實施例-11、12或內(nèi)層的層數(shù)變多的第9實施例-5、6中而發(fā)生錯誤動作的理由，推測是除了在由于芯基板變厚所造成的電源的供給需要時間以外，也可能在信號傳達至信號用通孔(IC信號電路電連接的通孔)時發(fā)生惡化。在信號用通孔貫通4層芯的狀態(tài)下，該通孔由上面開始依次貫通絕緣層(圖18中的表層的電源層和內(nèi)層的接地層間的絕緣層)、接地層、絕緣層(圖18中的內(nèi)層的接地層和內(nèi)層的電源層間的絕緣層)、電源層、絕緣層(圖18中的內(nèi)層的電源層和背面的接地層間的絕緣層)。信號配線是由于周圍的接地或電源的有無等而改變阻抗，因此，例如以表層的電源層和接地層之間的絕緣層及接地層間的界面為界而阻抗值不同。因此，在該界面上產(chǎn)生信號的反射。即使是在其他界面也產(chǎn)生同樣現(xiàn)象。推測此種阻抗的變化量是隨著信號用通孔和接地層、電源層之間的距離越加接近，接地層、電源層的厚度越厚，界面數(shù)越多，而變得越大，因此，在第9實施例-5、6、11、12中發(fā)生錯誤動作。此外，推測在第9實施例-1、2，是由于電源層的厚度和小的緣故。
此外，由安裝No.3的IC的結(jié)果得知在IC還更加進行高速度化時，α1/α2為3～7的4層芯時而有效。推測這是由于能夠同時達到在短時間的電源供給和防止信號惡化的緣故。此外，由第9實施例-3、4和第9實施例-7、8的比較而得知從電方面考慮在內(nèi)層配置厚導體層者也是有利的。推測這是由于在內(nèi)層具有厚導體層，因此，由于電源用通孔和內(nèi)層的接地層間及接地用通孔和內(nèi)層的電源層間的相互作用而使得電感變小的緣故。
通過以下說明的方法對于按照第9實施例-13～26所制造的多層印刷電路板確認了其搭載的IC芯片上是否有錯誤動作。
IC芯片是將由以下的No.1～3所選出的任何一種IC芯片安裝于各個多層印刷電路板，進行100次的同時開關(guān)，評價有無錯誤動作。
將這些結(jié)果顯示在圖36。在圖中所使用的TH是通孔的縮寫。
No.1驅(qū)動頻率3.06GHz、總線頻率(FSB)533MHzNo.2驅(qū)動頻率3.2GHz、總線頻率(FSB)800MHzNo.3驅(qū)動頻率3.46GHz、總線頻率(FSB)1066MHz比較第9實施例-10和第9實施例-19、20得知通過成為不具有虛設(shè)連接盤的通孔，從而難以發(fā)生IC的錯誤動作。推測這是由于不具有虛設(shè)連接盤的部分、電位相反的通孔和內(nèi)層的導體層接近，因此減少互感的緣故?；蛘呤峭茰y這是由于電流容易流動在導體的表面，因此沒有虛設(shè)連接盤的部分、電流動的配線長度變短的緣故。
將第9實施例-3、4、13、14、17、18、28的印刷電路板放置在高溫·高濕度(85度·85％)的環(huán)境下100小時。然后，在各個印刷電路板上安裝上述的No.3IC芯片，進行同時開關(guān)，確認有無錯誤動作。除了第9實施例-3以外，都沒有錯誤動作。推測由于高溫·高濕度試驗而使得導體層的電阻變大，因此在第9實施例-3中發(fā)生錯誤動作。推測其他實施例也相同，電阻上升，但是，相對于第9實施例-3，其他實施例是導體層的厚度厚，或者是成為不具有虛設(shè)連接盤的通孔，因此，其電感低于第9實施例-3的電感，所以不發(fā)生錯誤動作。因此，認為內(nèi)層的導體層的厚度最好是60μm～125μm。能夠由以上而推測在成為多層芯時，不具有內(nèi)層的導體厚度和虛設(shè)連接盤的通孔彼此相互影響。
(第10實施例)在第8實施例-14～18、20～24的多層印刷電路板中，在圖13(F)的工序中，使得IC正下方的電源用通孔和接地用通孔為不具有虛設(shè)連接盤的通孔。其數(shù)目是兩者都相對于全部電源用通孔、全部接地用通孔以50、100％的2種水準而制作的。將這些作為第10實施例-1～20。將第10實施例-1～20的印刷電路板放置在高溫·高濕度(85度·85％)下100小時。然后，安裝在第8實施例的評價試驗所使用的No.4的IC芯片，進行同時開關(guān)。將該結(jié)果顯示在圖37。由該結(jié)果得知通過使得通孔成為不具有虛設(shè)連接盤的通孔，使得導體層的側(cè)壁成為錐形，而其結(jié)果變得更加良好。
此外，實施例7～10的內(nèi)層的接地層的導體厚度與內(nèi)層的電源層的導體厚度相同，芯基板的背面的接地層的導體厚度與表面的電源層的導體厚度相同。因此，接地層的導體厚度和與電源層也是的同樣厚度，從而能夠降低噪音，難以發(fā)生錯誤動作。
附圖中附圖標記的說明12金屬層(金屬板)14樹脂層16導體電路16P導體層16E導體層18樹脂層
30基板32銅箔34導體電路34P導體層34E導體層36通孔40樹脂填充層50層間樹脂絕緣層58導體電路60層間導通用孔70阻焊劑層71開口76U、76D焊錫凸塊90IC芯片94子板98片狀電容器
權(quán)利要求
1.一種多層印刷電路板，在芯基板上形成層間絕緣層和導體層，通過層間導通用孔被進行電連接，其特征在于，所述芯基板上的導體層的厚度大于層間絕緣層上的導體層的厚度；所述芯基板上的導體層的側(cè)面為錐形狀，設(shè)連結(jié)該導體層的側(cè)面的上端和下端的直線與芯基板的水平面所成的角度為Θ時，所述Θ滿足2.8＜tanΘ＜55的關(guān)系式。
2.根據(jù)權(quán)利要求1所述的多層印刷電路板，其特征在于，設(shè)所述芯基板上的導體層的厚度為α1、層間絕緣層上的導體層的厚度為α2時，α1和α2是α2＜α1≤40α2。
3.根據(jù)權(quán)利要求1所述的多層印刷電路板，其特征在于，所述α1是1.2α2≤α1≤40α2。
4.根據(jù)權(quán)利要求1至3項中任一項所述的多層印刷電路板，其特征在于，所述芯基板的表面及背面的導體層分別是電源層用的導體層或接地用的導體層。
5.根據(jù)權(quán)利要求1至4項中任一項所述的多層印刷電路板，其特征在于，電容器安裝于其表面上。
6.一種多層印刷電路板，在芯基板上形成層間絕緣層和導體層，通過層間導通用孔被進行電連接，其特征在于，所述芯基板是在表背面具有導體層并且在內(nèi)層具有厚導體層的3層或3層以上的多層芯基板；所述芯基板的內(nèi)層的導體層和表背面的導體層內(nèi)的至少1層是電源層用的導體層或接地用的導體層。
7.一種多層印刷電路板，在芯基板上形成層間絕緣層和導體層，通過層間導通用孔被進行電連接，其特征在于，所述芯基板是在表背面具有導體層并且在內(nèi)層具有厚導體層的3層或3層以上的多層芯基板；所述芯基板的內(nèi)層的導體層中的至少1層是電源層用的導體層或接地用的導體層，表背面內(nèi)的至少1層導體層是由信號線構(gòu)成。
8.根據(jù)權(quán)利要求6或7所述的多層印刷電路板，其特征在于，所述芯基板的內(nèi)層的導體層的厚度大于層間絕緣層上的導體層的厚度。
9.根據(jù)權(quán)利要求6至8中任一項所述的多層印刷電路板，其特征在于，所述芯基板的內(nèi)層的導體層是2層或2層以上。
10.根據(jù)權(quán)利要求6至9中任一項所述的多層印刷電路板，其特征在于，所述芯基板是這樣構(gòu)成的在電絕緣的金屬板的兩面隔著樹脂層形成所述內(nèi)層的導體層，并在該內(nèi)層的導體層的外側(cè)隔著樹脂層形成所述表背面的導體層。
11.根據(jù)權(quán)利要求6至10中任一項所述的多層印刷電路板，其特征在于，所述芯基板是在內(nèi)層具備厚度厚的導體層，在表層具備厚度薄的導體層。
12.根據(jù)權(quán)利要求6至11中任一項所述的多層印刷電路板，其特征在于，所述芯基板的內(nèi)層的各導體層是電源用的導體層或接地用的導體層中的任何一種導體層。
13.根據(jù)權(quán)利要求6、8至12中任一項所述的多層印刷電路板，其特征在于，所述芯基板的表面的導體層是電源用的導體層或接地用的導體層，背面的導體層是電源用的導體層或接地用的導體層。
14.根據(jù)權(quán)利要求6至13中任一項所述的多層印刷電路板，其特征在于，所述電源用的導體層和所述接地用的導體層被交替地進行配置。
15.根據(jù)權(quán)利要求6至14中任一項所述的多層印刷電路板，其特征在于，所述芯基板的內(nèi)層的導體層的側(cè)面或/和表面的導體層的側(cè)面成為錐形狀，設(shè)連結(jié)該導體層的側(cè)面的上端和下端的直線與芯基板的水平面所成的角度為Θ時，所述Θ滿足2.8＜tanΘ＜55的關(guān)系式。
16.根據(jù)權(quán)利要求6至15中任一項所述的多層印刷電路板，其特征在于，設(shè)對所述芯基板的表層的電源用的導體層厚度和內(nèi)層的電源用的導體層厚度相加而得到的厚度為α1、設(shè)層間絕緣層上的導體層的厚度為α2時，α1和α2是α2＜α1≤40α2。
17.根據(jù)權(quán)利要求6至15中任一項所述的多層印刷電路板，其特征在于，設(shè)對所述芯基板的表層的接地用的導體層厚度和內(nèi)層的接地用的導體層厚度相加而得到的厚度為α1、層間絕緣層上的導體層的厚度為α2，α1和α2是α2＜α1≤40α2。
18.根據(jù)權(quán)利要求6至15中任一項所述的多層印刷電路板，其特征在于，設(shè)對所述芯基板的表層的電源用的導體層厚度和內(nèi)層的電源用的導體層厚度相加而得到的厚度為α1、設(shè)層間絕緣層上的導體層的厚度為α2時，α1和α2是α2＜α1≤40α2；設(shè)對所述芯基板的表層的接地用的導體層厚度和內(nèi)層的接地用的導體層厚度相加而得到的厚度為α3、設(shè)層間絕緣層上的導體層的厚度為α2時，α2和α3是α2＜α3≤40α2。
全文摘要
本發(fā)明提供一種多層印刷電路板，提供一種在高頻區(qū)域的IC芯片、特別是即使超過3GHz也不發(fā)生錯誤動作或錯誤的封裝基板。將芯基板(30)上的導體層(34P)形成為厚度30μm，將層間樹脂絕緣層(50)上的導體電路(58)形成為15μm?？梢酝ㄟ^使導體層(34P)變厚，而增加導體本身的體積，從而降低電阻。并且，可以通過將導體層(34)用作電源層，而提高電源對于IC芯片的供給能力。
文檔編號H05K3/46GK1771772SQ200580000229
公開日2006年5月10日 申請日期2005年2月3日 優(yōu)先權(quán)日2004年2月4日
發(fā)明者稻垣靖, 佐野克幸 申請人:揖斐電株式會社