專利名稱：一種用于實(shí)時(shí)測(cè)量起吊物位置的裝置的制作方法
專利說(shuō)明
一、技術(shù)領(lǐng)域本實(shí)用新型屬于實(shí)時(shí)測(cè)量起吊物位置的裝置。尤其涉及一種基于FPGA的實(shí)時(shí)測(cè)量工業(yè)大型吊車(chē)起吊物位置的裝置。
二背景技術(shù)：
隨著工業(yè)化進(jìn)程的發(fā)展，工業(yè)大型吊車(chē)越來(lái)越廣泛地應(yīng)用于石油、冶金等重型工業(yè)生產(chǎn)中。在大型工業(yè)吊車(chē)運(yùn)行中由于吊車(chē)司機(jī)位置往往離地面很高(一般為20米到50米)，司機(jī)很難能準(zhǔn)確判斷出吊鉤的準(zhǔn)確位置，只能完全依靠地面人員的指揮，效率低下，而且生產(chǎn)安全完全由地面指揮人員負(fù)責(zé)，發(fā)生事故的概率較高。一種“自動(dòng)計(jì)數(shù)測(cè)長(zhǎng)器”(CN92201010.2)，提出了機(jī)械式的自動(dòng)計(jì)數(shù)測(cè)量方法，但是該方法有明顯缺陷首先，該方法要求被測(cè)物體與測(cè)量裝置保持無(wú)滑動(dòng)的滾動(dòng)，在工業(yè)現(xiàn)場(chǎng)較難嚴(yán)格保證；其次，由于該裝置的設(shè)計(jì)限制了不能在大范圍內(nèi)對(duì)被測(cè)物體進(jìn)行測(cè)量；再次，該裝置為機(jī)械結(jié)構(gòu)，不能對(duì)測(cè)量進(jìn)行誤差補(bǔ)償，并且不能應(yīng)用在高粉塵、工作條件惡劣的工業(yè)現(xiàn)場(chǎng)；另外，該裝置在實(shí)現(xiàn)過(guò)程中沒(méi)有考慮實(shí)際生產(chǎn)中對(duì)裝置進(jìn)行監(jiān)測(cè)的問(wèn)題，沒(méi)有設(shè)計(jì)人機(jī)界面和與上位機(jī)通訊的模塊。
三
發(fā)明內(nèi)容
本實(shí)用新型的目的是提供一種精度高、體積小、成本低、通用性好、抗干擾能力強(qiáng)、升級(jí)方便、適用于各種工業(yè)環(huán)境、可實(shí)現(xiàn)與上位機(jī)通訊、能對(duì)起吊物位置進(jìn)行實(shí)時(shí)跟蹤的測(cè)量裝置。
為實(shí)現(xiàn)上述測(cè)量目的，本實(shí)用新型所采用的技術(shù)方案是將編碼器和數(shù)據(jù)采集器分別與光電隔離模塊連接，光電隔離模塊與信號(hào)濾波模塊和總控制模塊分別連接，信號(hào)濾波模塊與相位方向識(shí)別模塊連接，相位方向識(shí)別模塊的一端與雙向計(jì)數(shù)器模塊的一端連接，相位方向識(shí)別模塊的另一端和雙向計(jì)數(shù)器模塊的另一端分別與總控制模塊連接。鍵盤(pán)通過(guò)裝載模塊與總控制模塊連接，存儲(chǔ)器通過(guò)總線模塊與總控制模塊連接，通訊接口通過(guò)通訊控制模塊與總控制模塊連接，LED顯示器通過(guò)顯示控制模塊與總控制模塊連接；計(jì)算模塊、時(shí)鐘、復(fù)位開(kāi)關(guān)與總控制模塊分別連接。
信號(hào)濾波模塊、相位方向識(shí)別模塊、總控制模塊、雙向計(jì)數(shù)器模塊、計(jì)算模塊、顯示控制模塊、通訊控制模塊、總線模塊和裝載模塊用硬件描述語(yǔ)言VHDL編程并被集成到一片F(xiàn)PGA中。
其中所述的總控制模塊由總控制器分頻模塊、微處理器模塊和總控制器總線模塊組成，微處理器模塊一端與總控制器總線模塊連接、另一端與總控制器分頻模塊連接。在總控制模塊中總控制器總線模塊與光電隔離模塊、復(fù)位開(kāi)關(guān)、裝載模塊、相位方向識(shí)別模塊、時(shí)鐘分別連接；總控制器總線模塊與顯示控制模塊、通訊控制模塊、總線模塊的一端分別連接，總控制器分頻模塊與顯示控制模塊、通訊控制模塊、總線模塊的另一端分別連接；總控制器總線模塊的輸入端DcoutIn0～DcoutIn15與雙向計(jì)數(shù)器模塊的輸出端D0～D15連接；總控制器總線模塊的輸入端DIn0～DIn13與計(jì)算模塊[7]的輸出端DoutCal0～DoutCal13連接，總控制器總線模塊的輸出端DoneOut0～DoneOut7、LoadDataOut0～LoadDataOut15與計(jì)算模塊的輸入端DoneCal0～DoneCal7、LoadDataCal0～LoadDataCal15連接。
所述的信號(hào)濾波模塊由分頻器、比較器和算法計(jì)算器組成，分頻器的輸出端Clk與比較器的輸入端Clkin連接，比較器的輸出端SingalOut1～SingalOut3與算法計(jì)算器的輸入端Din1～Din3連接；光電隔離模塊的輸出端SingalA、SingalB和Singalz與比較器的輸入端SingalIn1、SingalIn2和SingalIn3連接，算法計(jì)算器的輸出端Dout1～Dout3與相位方向識(shí)別模塊的輸入端DphaseIn1～DphaseIn3連接。
所述的相位方向識(shí)別模塊由觸發(fā)器和方向識(shí)別控制器組成，觸發(fā)器的輸出端DphaseOut1～DphaseOut3與方向識(shí)別控制器的輸入端Din1～Din3連接；觸發(fā)器的輸入端與信號(hào)濾波模塊的輸出端連接，觸發(fā)器的輸入端En與總控制器總線模塊的輸出端Entirger連接，方向識(shí)別控制器的輸出端Dphase1、Dphase2與雙向計(jì)數(shù)器模塊的輸入端Up、Down和總控制器總線模塊的輸入端Din1、Din2分別連接，方向識(shí)別控制器的輸入端En與總控制器總線模塊的輸出端Endir連接。
所述的顯示控制模塊由顯示譯碼器和顯示驅(qū)動(dòng)器組成，顯示譯碼器的輸出端X0～X13與顯示驅(qū)動(dòng)器的輸入端XL0～XL13端連接；顯示驅(qū)動(dòng)器的輸出端XA0～XA7、XB0～XB7、XC0～XC7、XD0～XD7與LED顯示器的輸入端DispA0～DispA7、DispB0～DispB7、DispC0～DispC7、DispD0～DispD7連接，顯示譯碼器的輸入端In0～I(xiàn)n31、讀寫(xiě)信號(hào)端Tw、Rw與總控制器總線模塊[22]的輸出端Ddisp0～Ddisp31、讀寫(xiě)信號(hào)端Xtw、Xrw連接，顯示譯碼器的輸入端Clkin與控制器分頻模塊的輸出端Dispclk連接。
所述的通訊控制模塊由波特率發(fā)生模塊、發(fā)送模塊和接收模塊組成，波特率發(fā)生模塊的輸出端Bdout分別與接收模塊的波特率輸入端Bdrxd和發(fā)送模塊的波特率輸入端Bdtxd連接；接收模塊的輸入端Rxd和發(fā)送模塊的輸出端Txd分別與通訊接口的輸出端Xrxd和輸入端Xtxd連接，接收模塊的輸出端Dout0～Dout7與總控制器總線模塊的輸入端Duart0～Duart7連接，發(fā)送模塊的輸入端與總控制器總線模塊的輸出端Duart8～Duart15連接，波特率發(fā)生模塊的輸入端Clkin與總控制器分頻模塊的輸出端Uartclk連接。
所述的總線模塊由時(shí)序生成模塊和邏輯控制模塊組成，邏輯控制模塊的輸出端Dlout0、Dlout1與時(shí)序生成模塊的輸入端Dl0、Dl1連接；時(shí)序生成模塊的輸出端Scl、雙向端Sda與存儲(chǔ)模塊的輸入端Scleep、雙向端Sdaeep連接，時(shí)序生成器的雙向端Bidriect0、Bidriect1X與總控制器總線模塊的雙向端Bidriectcon0、Bidriectcon1連接，邏輯控制模塊的輸入端Dlin0、Dlin1與總控制器總線模塊的輸出端Dconl0、Dconl1連接，時(shí)序生成器的輸入端Clkin與總控制器分頻模塊的輸出端Clk連接。
所述的裝載模塊由數(shù)據(jù)轉(zhuǎn)換模塊和數(shù)據(jù)運(yùn)算模塊連接組成，數(shù)據(jù)轉(zhuǎn)換模塊的輸入端Dcov0～Dcov7與鍵盤(pán)的輸出端Dkey0～Dkey7連接，數(shù)據(jù)運(yùn)算模塊的輸入端FuncX0、Func1與總控制器總線模塊的輸出端FuncIn0、FuncIn1連接，數(shù)據(jù)運(yùn)算模塊的輸出端Done0～Done7和Loadata0～Loadata15與總控制器總線模塊的輸入端Donein0～Donein7和Loadatain0～Loadatain15連接。
由于采用上述技術(shù)方案，本實(shí)用新型具有測(cè)量精度高、開(kāi)發(fā)成本低、開(kāi)發(fā)周期短、產(chǎn)品生命周期長(zhǎng)、升級(jí)方便、抗干擾性強(qiáng)、適用于各種工業(yè)惡劣環(huán)境的特點(diǎn)，并能實(shí)現(xiàn)與上位機(jī)通訊，可對(duì)被測(cè)起吊物位置進(jìn)行實(shí)時(shí)跟蹤。本裝置由于將各個(gè)模塊集成到一塊FPGA芯片中，因而體積小、重量輕、功耗低。
四

圖1是本實(shí)用新型的一種總體結(jié)構(gòu)示意框圖；圖2是圖1中的總控制模塊[5]的工作示意框圖；圖3是圖1中的信號(hào)濾波模塊[3]的工作示意框圖；圖4是圖1中的相位方向識(shí)別模塊[4]的工作示意框圖；圖5是圖1中的顯示控制模塊[8]的工作示意框圖；
圖6是圖1中的通訊控制模塊[10]的工作示意框圖；圖7是圖1中的I2C總線模塊[12]的工作示意框圖；圖8是圖1中的裝載模塊[17]的工作示意框圖。
五具體實(shí)施方式
以下結(jié)合附圖，對(duì)本實(shí)用新型作進(jìn)一步的描述一種用于實(shí)時(shí)測(cè)量起吊物位置的裝置如圖1所示，將編碼器[1]和數(shù)據(jù)采集器[19]分別與光電隔離模塊[2]連接，光電隔離模塊[2]與信號(hào)濾波模塊[3]和總控制模塊[5]分別連接，信號(hào)濾波模塊[3]與相位方向識(shí)別模塊[4]連接，相位方向識(shí)別模塊[4]的一端與雙向計(jì)數(shù)器模塊[6]的一端連接，相位方向識(shí)別模塊[4]的另一端和雙向計(jì)數(shù)器模塊[6]的另一端分別與總控制模塊[5]連接；鍵盤(pán)[18]通過(guò)裝載模塊[17]與總控制模塊[5]連接，存儲(chǔ)器[13]通過(guò)總線模塊[12]與總控制模塊[5]連接，通訊接口[11]通過(guò)通訊控制模塊[10]與總控制模塊[5]連接，LED顯示器[9]通過(guò)顯示控制模塊[8]與總控制模塊[5]連接；計(jì)算模塊[7]、時(shí)鐘[14]、復(fù)位開(kāi)關(guān)[15]與總控制模塊[5]分別連接；其中，信號(hào)濾波模塊[3]、相位方向識(shí)別模塊[4]、總控制模塊[5]、雙向計(jì)數(shù)器模塊[6]、計(jì)算模塊[7]、顯示控制模塊[8]、通訊控制模塊[10]、總線模塊[12]和裝載模塊[17]用硬件描述語(yǔ)言VHDL編程并被集成到一片F(xiàn)PGA[16]中。
總控制模塊[5]如圖2所示。由總控制器分頻模塊[20]、微處理器模塊[21]和總控制器總線模塊[22]組成，微處理器模塊[21]一端與總控制器總線模塊[22]連接、另一端與總控制器分頻模塊[20]連接；其中，總控制器總線模塊[22]與光電隔離模塊[2]、復(fù)位開(kāi)關(guān)[15]、裝載模塊[17]、相位方向識(shí)別模塊[4]、時(shí)鐘[14]分別連接；總控制器總線模塊[22]與顯示控制模塊[8]、通訊控制模塊[10]、總線模塊[12]的一端分別連接，總控制器分頻模塊[20]與顯示控制模塊[8]、通訊控制模塊[10]、總線模塊[12]的另一端分別連接；總控制器總線模塊[22]的輸入端DcoutIn0～DcoutIn15與雙向計(jì)數(shù)器模塊[6]的輸出端D0～D15連接；總控制器總線模塊[22]的輸入端DIn0～DIn13與計(jì)算模塊[7]的輸出端DoutCal0～DoutCal13連接，總控制器總線模塊[22]的輸出端DoneOut0～DoneOut7、LoadDataOut0～LoadDataOut15與計(jì)算模塊[7]的輸入端DoneCal0～DoneCal7、LoadDataCal0～LoadDataCal15連接。
信號(hào)濾波模塊[3]如圖3所示，由分頻器[23]、比較器[24]和算法計(jì)算器[25]組成，分頻器[23]的輸出端Clk與比較器[24]的輸入端Clkin連接，比較器[24]的輸出端SingalOut1～SingalOut3與算法計(jì)算器[25]的輸入端Din1～Din3連接；光電隔離模塊[2]的輸出端SingalA、SingalB和Singalz與比較器[24]的輸入端SingalIn1、SingalIn2和SingalIn3連接，算法計(jì)算器[25]的輸出端Dout1～Dout3與相位方向識(shí)別模塊[4]的輸入端DphaseIn1～DphaseIn3連接。
相位方向識(shí)別模塊[4]如圖4所示，由觸發(fā)器[26]和方向識(shí)別控制器[27]組成，觸發(fā)器[26]的輸出端DphaseOut1～DphaseOut3與方向識(shí)別控制器[27]的輸入端Din1～Din3連接；觸發(fā)器[26]的輸入端與信號(hào)濾波模塊[3]的輸出端連接，觸發(fā)器[26]的輸入端En與總控制器總線模塊[22]的輸出端Entirger連接，方向識(shí)別控制器[27]的輸出端Dphase1、Dphase2與雙向計(jì)數(shù)器模塊[6]的輸入端Up、Down和總控制器總線模塊[22]的輸入端Din1、Din2分別連接，方向識(shí)別控制器[27]的輸入端En與總控制器總線模塊[22]的輸出端Endir連接。
顯示控制模塊[8]如圖5所示，由顯示譯碼器[28]和顯示驅(qū)動(dòng)器[29]組成，顯示譯碼器[28]的輸出端X0～X13與顯示驅(qū)動(dòng)器[29]的輸入端XL0～XLi3端連接；顯示驅(qū)動(dòng)器[29]的輸出端XA0～XA7、XB0～XB7、XC0～XC7、XD0～XD7與LED顯示器[9]的輸入端DispA0～DispA7、DispB0～DispB7、DispC0～DispC7、DispD0～DispD7連接，顯示譯碼器[28]的輸入端In0～I(xiàn)n31、讀寫(xiě)信號(hào)端Tw、Rw與總控制器總線模塊[22]的輸出端Ddisp0～Ddisp31、讀寫(xiě)信號(hào)端Xtw、Xrw連接，顯示譯碼器[28]的輸入端Clkin與控制器分頻模塊[20]的輸出端Dispclk連接。
通訊控制模塊[10]如圖6所示，由波特率發(fā)生模塊[30]、發(fā)送模塊[31]和接收模塊[32]組成，波特率發(fā)生模塊[30]的輸出端Bdout分別與接收模塊[32]的波特率輸入端Bdrxd和發(fā)送模塊[31]的波特率輸入端Bdtxd連接；接收模塊[32]的輸入端Rxd和發(fā)送模塊[31]的輸出端Txd分別與通訊接口[11]的輸出端Xrxd和輸入端Xtxd連接，接收模塊[32]的輸出端Dout0～Dout7與總控制器總線模塊[22]的輸入端Duart0～Duart7連接，發(fā)送模塊[31]的輸入端與總控制器總線模塊[22]的輸出端Duart8～Duart15連接，波特率發(fā)生模塊[30]的輸入端Clkin與總控制器分頻模塊[20]的輸出端Uartclk連接。
總線模塊[12]如圖7所示，由時(shí)序生成模塊[33]和邏輯控制模塊[34]組成，邏輯控制模塊[34]的輸出端Dlout0、Dlout1與時(shí)序生成模塊[33]的輸入端Dl0、Dl1連接；時(shí)序生成模塊[33]的輸出端Scl、雙向端Sda與存儲(chǔ)模塊[13]的輸入端Scleep、雙向端Sdaeep連接，時(shí)序生成器[33]的雙向端Bidriect0、Bidriect1與總控制器總線模塊[22]的雙向端Bidriectcon0、Bidriectcon1連接，邏輯控制模塊[34]的輸入端Dlin0、Dlin1與總控制器總線模塊[22]的輸出端Dconl0、Dconl1連接，時(shí)序生成器[33]的輸入端Clkin與總控制器分頻模塊[20]的輸出端Clk連接。
裝載模塊[17]如圖8所示，由數(shù)據(jù)轉(zhuǎn)換模塊[35]和數(shù)據(jù)運(yùn)算模塊[36]連接組成，數(shù)據(jù)轉(zhuǎn)換模塊[35]的輸入端Dcov0～Dcov7與鍵盤(pán)[18]的輸出端Dkey0～Dkey7連接，數(shù)據(jù)運(yùn)算模塊[36]的輸入端Func0、Func1與總控制器總線模塊[22]的輸出端FuncIn0、FuncIn1連接，數(shù)據(jù)運(yùn)算模塊[36]的輸出端Done0～Done7和Loadata0～Loadata15與總控制器總線模塊[22]的輸入端Donein0～Donein7和Loadatain0～Loadatain15連接。
本具體實(shí)施方式
如附圖所示，在大型工業(yè)吊車(chē)牽引滾筒處同軸安裝旋轉(zhuǎn)式光電編碼器[1]，通過(guò)鍵盤(pán)[18]輸入?yún)?shù)S為吊鉤對(duì)地的垂直距離；N1為動(dòng)滑輪組數(shù)；N2為旋轉(zhuǎn)編碼器P/R；L為吊鉤的上級(jí)限到底面的距離；D為滾筒直徑。由公式S=L-πDN1N2N]]>可得吊車(chē)吊鉤對(duì)地面的垂直距離S。
將旋轉(zhuǎn)式光電編碼器[1]和上下極限輸入信號(hào)的數(shù)據(jù)采集器[19]的輸出端分別與光電隔離模塊[2]的輸入端連接；經(jīng)過(guò)裝載模塊[17]把初值由總控制模塊[5]裝載入16BIT雙向計(jì)數(shù)器模塊[6]，該裝置通過(guò)計(jì)算模塊和16BIT雙向計(jì)數(shù)器模塊[6]時(shí)實(shí)計(jì)算出起吊位置；顯示控制模塊[8]通過(guò)LED顯示器[9]顯示數(shù)據(jù)；EEPROM存儲(chǔ)模塊[13]通過(guò)I2C總線模塊[12]和總控制模塊[5]存放關(guān)鍵數(shù)據(jù)；通訊接口[11]通過(guò)通訊控制模塊[10]與上位機(jī)通訊完成時(shí)實(shí)監(jiān)測(cè)和故障檢測(cè)；總控制模塊[5]控制協(xié)調(diào)各個(gè)模塊正常運(yùn)轉(zhuǎn)和數(shù)據(jù)流的傳輸。
本裝置利用了旋轉(zhuǎn)式光電編碼器[1]作為測(cè)量傳感器把對(duì)于起吊的垂直距離測(cè)量轉(zhuǎn)換成了對(duì)于旋轉(zhuǎn)式光電編碼器[1]輸出信號(hào)的測(cè)量，并且通過(guò)FPGA技術(shù)進(jìn)行總控。該裝置開(kāi)發(fā)成本低、開(kāi)發(fā)周期短，產(chǎn)品生命周期長(zhǎng)，升級(jí)方便，抗干擾性強(qiáng)，適用于各種工業(yè)惡劣環(huán)境。
權(quán)利要求1.一種用于實(shí)時(shí)測(cè)量起吊物位置的裝置，其特征在于將編碼器[1]和數(shù)據(jù)采集器[19]分別與光電隔離模塊[2]連接，光電隔離模塊[2]與信號(hào)濾波模塊[3]和總控制模塊[5]分別連接，信號(hào)濾波模塊[3]與相位方向識(shí)別模塊[4]連接，相位方向識(shí)別模塊[4]的一端與雙向計(jì)數(shù)器模塊[6]的一端連接，相位方向識(shí)別模塊[4]的另一端和雙向計(jì)數(shù)器模塊[6]的另一端分別與總控制模塊[5]連接；鍵盤(pán)[18]通過(guò)裝載模塊[17]與總控制模塊[5]連接，存儲(chǔ)器[13]通過(guò)總線模塊[12]與總控制模塊[5]連接，通訊接口[11]通過(guò)通訊控制模塊[10]與總控制模塊[5]連接，LED顯示器[9]通過(guò)顯示控制模塊[8]與總控制模塊[5]連接；計(jì)算模塊[7]、時(shí)鐘[14]、復(fù)位開(kāi)關(guān)[15]與總控制模塊[5]分別連接；其中，信號(hào)濾波模塊[3]、相位方向識(shí)別模塊[4]、總控制模塊[5]、雙向計(jì)數(shù)器模塊[6]、計(jì)算模塊[7]、顯示控制模塊[8]、通訊控制模塊[10]、總線模塊[12]和裝載模塊[17]用硬件描述語(yǔ)言VHDL編程并被集成到一片F(xiàn)PGA[16]中。
2.根據(jù)權(quán)利要求1所述的用于實(shí)時(shí)測(cè)量起吊物位置的裝置，其特征在于所述的總控制模塊[5]由總控制器分頻模塊[20]、微處理器模塊[21]和總控制器總線模塊[22]組成，微處理器模塊[21]一端與總控制器總線模塊[22]連接、另一端與總控制器分頻模塊[20]連接；其中，——總控制器總線模塊[22]與光電隔離模塊[2]、復(fù)位開(kāi)關(guān)[15]、裝載模塊[17]、相位方向識(shí)別模塊[4]、時(shí)鐘[14]分別連接；——總控制器總線模塊[22]與顯示控制模塊[8]、通訊控制模塊[10]、總線模塊[12]的一端分別連接，總控制器分頻模塊[20]與顯示控制模塊[8]、通訊控制模塊[10]、總線模塊[12]的另一端分別連接；——總控制器總線模塊[22]的輸入端DcoutIn0～DcoutIn15與雙向計(jì)數(shù)器模塊[6]的輸出端D0～D15連接；——總控制器總線模塊[22]的輸入端DIn0～DIn13與計(jì)算模塊[7]的輸出端DoutCal0～DoutCal13連接，總控制器總線模塊[22]的輸出端DoneOut0～DoneOut7、LoadDataOut0～LoadDataOut15與計(jì)算模塊[7]的輸入端DoneCal0～DoneCal7、LoadDataCal0～LoadDataCal15連接。
3.根據(jù)權(quán)利要求1所述的用于實(shí)時(shí)測(cè)量起吊物位置的裝置，其特征在于所述的信號(hào)濾波模塊[3]由分頻器[23]、比較器[24]和算法計(jì)算器[25]組成，分頻器[23]的輸出端Clk與比較器[24]的輸入端Clkin連接，比較器[24]的輸出端SingalOut1～SingalOut3與算法計(jì)算器[25]的輸入端Din1～Din3連接；光電隔離模塊[2]的輸出端SingalA、SingalB和Singalz與比較器[24]的輸入端SingalIn1、SingalIn2和SingalIn3連接，算法計(jì)算器[25]的輸出端Dout1～Dout3與相位方向識(shí)別模塊[4]的輸入端DphaseIn1～DphaseIn3連接。
4.根據(jù)權(quán)利要求1所述的用于實(shí)時(shí)測(cè)量起吊物位置的裝置，其特征在于所述的相位方向識(shí)別模塊[4]由觸發(fā)器[26]和方向識(shí)別控制器[27]組成，觸發(fā)器[26]的輸出端DphaseOut1～DphaseOut3與方向識(shí)別控制器[27]的輸入端Din1～Din3連接；觸發(fā)器[26]的輸入端與信號(hào)濾波模塊[3]的輸出端連接，觸發(fā)器[26]的輸入端En與總控制器總線模塊[22]的輸出端Entirger連接，方向識(shí)別控制器[27]的輸出端Dphase1、Dphase2與雙向計(jì)數(shù)器模塊[6]的輸入端Up、Down和總控制器總線模塊[22]的輸入端Din1、Din2分別連接，方向識(shí)別控制器[27]的輸入端En與總控制器總線模塊[22]的輸出端Endir連接。
5.根據(jù)權(quán)利要求1所述的用于實(shí)時(shí)測(cè)量起吊物位置的裝置，其特征在于所述的顯示控制模塊[8]由顯示譯碼器[28]和顯示驅(qū)動(dòng)器[29]組成，顯示譯碼器[28]的輸出端X0～X13與顯示驅(qū)動(dòng)器[29]的輸入端XL0～XL13端連接；顯示驅(qū)動(dòng)器[29]的輸出端XA0～XA7、XB0～XB7、XC0～XC7、XD0～XD7與LED顯示器[9]的輸入端DispA0～DispA7、DispB0～DispB7、DispC0～DispC7、DispD0～DispD7連接，顯示譯碼器[28]的輸入端In0～I(xiàn)n31、讀寫(xiě)信號(hào)端Tw、Rw與總控制器總線模塊[22]的輸出端Ddisp0～Ddisp31、讀寫(xiě)信號(hào)端Xtw、Xrw連接，顯示譯碼器[28]的輸入端Clkin與控制器分頻模塊[20]的輸出端Dispclk連接。
6.根據(jù)權(quán)利要求1所述的用于實(shí)時(shí)測(cè)量起吊物位置的裝置，其特征在于所述的通訊控制模塊[10]由波特率發(fā)生模塊[30]、發(fā)送模塊[31]和接收模塊[32]組成，波特率發(fā)生模塊[30]的輸出端Bdout分別與接收模塊[32]的波特率輸入端Bdrxd和發(fā)送模塊[31]的波特率輸入端Bdtxd連接；接收模塊[32]的輸入端Rxd和發(fā)送模塊[31]的輸出端Txd分別與通訊接口[11]的輸出端Xrxd和輸入端Xtxd連接，接收模塊[32]的輸出端Dout0～Dout7與總控制器總線模塊[22]的輸入端Duart0～Duart7連接，發(fā)送模塊[31]的輸入端與總控制器總線模塊[22]的輸出端Duart8～Duart15連接，波特率發(fā)生模塊[30]的輸入端Clkin與總控制器分頻模塊[20]的輸出端Uartclk連接。
7.根據(jù)權(quán)利要求1所述的用于實(shí)時(shí)測(cè)量起吊物位置的裝置，其特征在于所述的總線模塊[12]由時(shí)序生成模塊[33]和邏輯控制模塊[34]組成，邏輯控制模塊[34]的輸出端Dlout0、Dlout1與時(shí)序生成模塊[33]的輸入端Dl0、Dl1連接；時(shí)序生成模塊[33]的輸出端Scl、雙向端Sda與存儲(chǔ)模塊[13]的輸入端Scleep、雙向端Sdaeep連接，時(shí)序生成器[33]的雙向端Bidriect0、Bidriect1與總控制器總線模塊[22]的雙向端Bidriectcon0、Bidriectcon1連接，邏輯控制模塊[34]的輸入端Dlin0、Dlin1與總控制器總線模塊[22]的輸出端Dconl0、Dconl1連接，時(shí)序生成器[33]的輸入端Clkin與總控制器分頻模塊[20]的輸出端Clk連接。
8.根據(jù)權(quán)利要求1所述的用于實(shí)時(shí)測(cè)量起吊物位置的裝置，其特征在于所述的裝載模塊[17]由數(shù)據(jù)轉(zhuǎn)換模塊[35]和數(shù)據(jù)運(yùn)算模塊[36]連接組成，數(shù)據(jù)轉(zhuǎn)換模塊[35]的輸入端Dcov0～Dcov7與鍵盤(pán)[18]的輸出端Dkey0～Dkey7連接，數(shù)據(jù)運(yùn)算模塊[36]的輸入端Func0、Func1與總控制器總線模塊[22]的輸出端FuncIn0、FuncIn1連接，數(shù)據(jù)運(yùn)算模塊[36]的輸出端Done0～Done7和Loadata0～Loadata15與總控制器總線模塊[22]的輸入端Donein0～Donein7和Loadatain0～Loadatain15連接。
專利摘要本實(shí)用新型涉及一種用于實(shí)時(shí)測(cè)量起吊物位置的裝置。其方案是將編碼器[1]的和數(shù)據(jù)采集器[19]與光電隔離模塊[2]連接，光電隔離模塊[2]與信號(hào)濾波模塊[3]和總控制模塊[5]分別連接，信號(hào)濾波模塊[3]與相位方向識(shí)別模塊[4]連接，相位方向識(shí)別模塊[4]的一端與雙向計(jì)數(shù)器模塊[6]的一端連接，相位方向識(shí)別模塊[4]的另一端和雙向計(jì)數(shù)器模塊[6]的另一端分別與總控制模塊[5]連接。鍵盤(pán)[18]通過(guò)裝載模塊[17]、存儲(chǔ)器[13]通過(guò)總線模塊[12]、通訊接口[11]通過(guò)通訊控制模塊、LED顯示器[9]通過(guò)顯示控制模塊[8]與總控制模塊[5]分別連接；計(jì)算模塊[7]、時(shí)鐘[14]、復(fù)位開(kāi)關(guān)[15]與總控制模塊[5]分別連接。本裝置具有精度高、升級(jí)方便，抗干擾性強(qiáng)，適用于各種工業(yè)環(huán)境的特點(diǎn)。
文檔編號(hào)B66C13/00GK2839220SQ200520098290
公開(kāi)日2006年11月22日 申請(qǐng)日期2005年10月8日 優(yōu)先權(quán)日2005年10月8日
發(fā)明者方康玲, 黃睿, 陳國(guó)年 申請(qǐng)人:武漢科技大學(xué)