專(zhuān)利名稱(chēng)：電子電路組件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種平面安裝型電子電路組件。
一般來(lái)說(shuō)，這種平面安裝型電子電路組件按如下構(gòu)成，即把各種電路部件軟釬焊到設(shè)計(jì)在基板上的導(dǎo)電圖樣的軟釬焊接區(qū)上，再用密封蓋覆蓋這些電路部件。在基板側(cè)面上設(shè)置端面電極，把電子電路組件平面安裝到母基板上時(shí)，端面電極被軟釬焊到母基板的軟釬焊接區(qū)上。應(yīng)該根據(jù)調(diào)諧電路或共振電路或放大電路等所需電路構(gòu)成使用電路部件，例如放大電路用的電路部件可以使用晶體管、單片電阻、單片電容以及電感等，這些電路部件通過(guò)導(dǎo)電圖樣相互連接。
然而，近幾年來(lái)，都在大力發(fā)展單片部件和晶體管等電路部件的小型化技術(shù)，例如使得外形尺寸0.6×0.3mm大小的超小型單片電阻和單片電容實(shí)用化。然而，如果在上述現(xiàn)有電子電路組件上也使用這種小型的單片部件或晶體管等，這些部件以相互極小的間隔被安裝到基板上，則可使電子電路組件小到某種程度。但是，因?yàn)閱纹考途w管等的電路部件的小型化是有限度的，而且，在把多個(gè)電路部件安裝到基板上時(shí)，各電路部件的軟釬焊部件必然會(huì)發(fā)生短路現(xiàn)象，所以部件間的間隙也是有一定限度的，這些因素成為妨礙電子電路組件更小型化的主要原因。
當(dāng)這種電子電路組件具有如放大電路時(shí)，在上述現(xiàn)有技術(shù)中，雖然放大電路所需要的全部電阻使用被預(yù)先調(diào)整到期望電阻值的通用的單片電阻，但是當(dāng)裝上的單片電阻中存在電阻值偏差時(shí)，晶體管的集電極電流就會(huì)出現(xiàn)偏差，導(dǎo)致以后的輸出調(diào)整非常麻煩。
鑒于現(xiàn)有技術(shù)中存在的實(shí)際問(wèn)題，本發(fā)明的目的在于提供一種既可實(shí)現(xiàn)小型化，又能簡(jiǎn)單地進(jìn)行輸出調(diào)整的電子電路組件。
為了達(dá)到上述目的，本發(fā)明的電子電路組件具備電路元件，該電路元件包括以薄膜形式形成在氧化鋁基板上的電容、電阻及電感元件和引線接合到上述氧化鋁基板上的晶體管的半導(dǎo)體裸芯片，上述晶體管具有至少一個(gè)第1晶體管，只調(diào)整該第1晶體管的基極偏壓用分壓電阻和發(fā)射極電阻中的發(fā)射極電阻，而設(shè)定上述第1晶體管的電流值。
根據(jù)上述構(gòu)成，因?yàn)槔帽∧ぜ夹g(shù)高精度地形成包括電容、電阻以及電感的電路元件，而且，晶體管的半導(dǎo)體元件引線接合裸芯片，所以能夠把需要的電路部件高密度地安裝在氧化鋁基板上，使平面安裝型電子電路組件更加小型化。即使薄膜形式形成在氧化鋁基板上的基極偏壓用分壓電阻的每個(gè)電阻值存在偏差，因?yàn)橹灰{(diào)整發(fā)射極電阻，就可改變晶體管的集電極電流值，所以只在一個(gè)地方就能夠進(jìn)行輸出調(diào)整所需要的電阻值的調(diào)整。
對(duì)于上述構(gòu)成，在晶體管具有相互串聯(lián)的第1晶體管和第2晶體管的情況下，最好是只調(diào)整這些第1及第2晶體管的基極偏壓用分壓電阻和發(fā)射極電阻中的第1晶體管的發(fā)射極電阻來(lái)設(shè)定兩晶體管的電流值，若作這樣的設(shè)定，僅僅調(diào)整第1晶體管的發(fā)射極電阻，就能夠省略全部基極偏壓用分壓電阻的調(diào)整。
本發(fā)明的電子電路組件具備電路元件，該電路元件包括以薄膜形式形成在氧化鋁基板上的電容、電阻及電感元件和引線接合到上述氧化鋁基板上的晶體管的半導(dǎo)體裸芯片，上述晶體管具有至少一個(gè)第1晶體管，把向該第1晶體管基極施加電壓的基極偏壓用分壓電阻相互靠近地以薄膜形式形成在上述氧化鋁基板上。
根據(jù)上述構(gòu)成，因?yàn)槔帽∧ぜ夹g(shù)高精度地形成包括電容、電阻以及電感元件的電路元件，而且，晶體管的半導(dǎo)體元件引線接合裸芯片，所以能夠把需要的電路部件高密度地安裝在氧化鋁基板上，使電子電路組件小型化。雖然，以薄膜狀形成在氧化鋁基板上的電阻的絕對(duì)值具有一定程度的偏差，但因?yàn)榘咽┘拥骄w管上的多個(gè)基極偏壓用分壓電阻相互接近地以薄膜方式形成，所以這些電阻的偏差比率基本上相同，從而能夠省略電阻值的調(diào)整。
在晶體管具有相互串聯(lián)的第1晶體管和第2晶體管的情況下，最好是在氧化鋁基板上相互靠近地以薄膜形式形成第1及第2晶體管的基極偏壓用分壓電阻，如果這樣處理，則能夠省略全部基極偏壓用分壓電阻的調(diào)整。
對(duì)于上述構(gòu)成，最好把多個(gè)基極偏壓用分壓電阻的一部分或全部并排成多列，如果這樣布置，則可在氧化鋁基板上有限的空間內(nèi)更有效地配置基極偏壓用分壓電阻。
在氧化鋁基板上以薄膜形式形成包括電容、電阻及電感元件的電路元件的同時(shí)，引線接合晶體管半導(dǎo)體裸芯片，且只調(diào)整該晶體管的基極偏壓用分壓電阻和發(fā)射極電阻中的發(fā)射極電阻，所以不僅能夠把需要的電路部件高密度地安裝在氧化鋁基板上，使電子電路組件小型化，而且，即使薄膜形式形成在氧化鋁基板上的基極偏壓用分壓電阻的每個(gè)電阻值存在偏差，因?yàn)橹灰{(diào)整發(fā)射極電阻，就可改變晶體管的集電極電流值，所以能夠省略基極偏壓用分壓電阻的調(diào)整工作。
在氧化鋁基板上以薄膜形式形成包括電容、電阻及電感元件的電路元件的同時(shí)，引線接合晶體管半導(dǎo)體裸芯片，以薄膜形式形成該晶體管的基極偏壓用分壓電阻并使兩者相互靠近，所以不僅能夠把需要的電路部件高密度地安裝在氧化鋁基板上，使電子電路組件小型化，而且，即使每個(gè)分壓電阻相對(duì)于期望值產(chǎn)生偏差，由于分壓電阻整體的偏差比率幾乎不變，因此，省略了相對(duì)于晶體管基極偏壓用分壓電阻的電阻值的調(diào)整，就能夠簡(jiǎn)單地進(jìn)行輸出調(diào)整。
下面參照附圖對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明。


圖1是本發(fā)明實(shí)施例涉及的電子電路組件的透視圖。
圖2是示出電路構(gòu)成布局的氧化鋁基板的平面圖。
圖3是氧化鋁基板的內(nèi)表面圖。
圖4是電路構(gòu)成的說(shuō)明圖。
圖5是示出端面電極的透視圖。
圖6是端面電極的截面圖。
圖7A和圖7B是表示半導(dǎo)體裸芯片和連接區(qū)的關(guān)系的說(shuō)明圖。
圖8A至圖8J是表示電子電路組件制造步驟的說(shuō)明圖。
圖9是其它電路構(gòu)成的說(shuō)明圖。
圖10是示出其它電路構(gòu)成布局的氧化鋁基板的平面圖。
本實(shí)施例是頻率同步型升壓放大器的適用例，該頻率同步型升壓放大器，為了提高攜帶式視頻儀的信號(hào)接受性能(特別是信號(hào)接受靈敏度和抗干擾特性)而與圖未示出的超高頻(UHF)調(diào)諧器組合使用，并具有選擇所希望頻率的電視(TV)信號(hào)，且放大所選的電視信號(hào)后，輸入到超高頻調(diào)諧器內(nèi)的功能。
圖1示出所述頻率同步型升壓放大器(電子電路組件)的外觀，如該圖所示，該頻率同步型升壓放大器由以下部件構(gòu)成，即由裝載了后述的電路構(gòu)成元件的氧化鋁基板1和安裝在該氧化鋁基板1上的密封蓋2構(gòu)成，成為被軟釬焊到圖未示出的母基板上的平面安裝部件。氧化鋁基板1呈方形的平板，是把大版基板分割成長(zhǎng)方形分割片后，通過(guò)對(duì)該分割片進(jìn)一步細(xì)分割而得到。密封蓋2是把金屬板彎折成箱形后加工而成的，因此，該密封蓋2覆蓋了氧化鋁基板1上的電路構(gòu)成元件。
如圖2所示，在氧化鋁基板1的表面上設(shè)計(jì)了電路構(gòu)成構(gòu)件和與這些元件連接的導(dǎo)電圖樣，另外，如圖3所示，作為背面電極的導(dǎo)電圖樣設(shè)置在氧化鋁基板1的內(nèi)表面上。本實(shí)施例的頻率同步型升壓放大器為了選擇和放大電視信號(hào)而具有調(diào)諧電路和放大電路，構(gòu)成了如圖4所示的電路。對(duì)圖2示出的各電路構(gòu)成元件標(biāo)以與圖4的電路圖對(duì)應(yīng)的符號(hào)。但是，圖4是示出電路構(gòu)成的一例，本發(fā)明還可適用于具備除此以外電路構(gòu)成的電子電路組件。
如圖4所示，頻率同步型升壓放大器具有作為調(diào)諧電路及放大電路的電路構(gòu)成元件的電容C1-C7、電阻R1-R3、電感L1-L3、二極管D1、晶體管Tr1、電路S1、S2等，這些電路構(gòu)成元件和與它們連接的導(dǎo)電圖樣被設(shè)在氧化鋁基板1的表面上。該導(dǎo)電圖樣是利用噴濺如Cr或Cu等薄膜技術(shù)而形成，圖2中，標(biāo)以符號(hào)P，用剖面線來(lái)表示。
下面，簡(jiǎn)單說(shuō)明頻率同步型升壓放大器的電路構(gòu)成，為了選擇和放大所希望頻率的電視信號(hào)，由調(diào)諧電路和放大電路構(gòu)成，其中的調(diào)諧電路由電感元件L2、L3，電容C3、C4以及二極管D1構(gòu)成，而放大電路由晶體管Tr1和其周邊電路元件(電阻R1-R3，電容C6)以及不平衡/平衡變換元件T構(gòu)成。多個(gè)頻率電視信號(hào)經(jīng)過(guò)電容C1被輸入調(diào)諧電路。由于調(diào)諧電路的調(diào)諧頻率(共振頻率)通過(guò)控制加到二極管D1陰極上的電壓(Vct1)而可改變，因此，通過(guò)與所期望的電視信號(hào)的頻率保持一致，只選擇了期望的電視信號(hào)，并通過(guò)電容C5輸入到放大電路的晶體管Tr1的基極上。對(duì)于晶體管Tr1的基極，向基極偏壓用分壓電阻R1、R2提供偏壓，晶體管Tr1的集電極電流(發(fā)射極電流)就由發(fā)射極電阻R3的電阻值設(shè)定。由晶體管Tr1放大的電視信號(hào)被從集電極輸出，在集電極上設(shè)置不平衡/平衡變換元件T。該不平衡/平衡變換元件T由電感元件構(gòu)成，而其中的電感元件由相互耦合的一對(duì)電路S1、S2構(gòu)成，從電路S2的兩端輸出平衡電視信號(hào)，并被輸入到上述超高頻調(diào)諧器內(nèi)。
如圖2所示，在氧化鋁基板1的端部上形成了接地用電極(GND)，輸入用電極(Vcc，Vct1，RFin)以及輸出用電極(RFout)。這些電極由導(dǎo)電圖樣P的一部分構(gòu)成。接地用電極、輸入用電極以及輸出用電極只形成在方形氧化鋁基板1的相對(duì)的2條長(zhǎng)邊上，而不形成在除此之外相對(duì)的2條短邊上。即，在氧化鋁基板1的一條長(zhǎng)邊的兩角上形成接地用電極(GND)，在這些接地用電極(GND)間形成Vcc電極和RFin電極以及Vct1電極。在氧化鋁基板1的另一條長(zhǎng)邊的兩個(gè)角上以及其附近的某處共3個(gè)部位上形成接地用電極(GND)，在這些接地用電極(GND)間形成2個(gè)RFout電極。如后所述，氧化鋁基板1的2條長(zhǎng)邊對(duì)應(yīng)于把大版基板切割成短邊的分割片時(shí)的分割線，而氧化鋁基板1的2條短邊相應(yīng)于把該分割片進(jìn)一步細(xì)分割時(shí)的分割線。
另一方面，如圖3所示，被設(shè)計(jì)在氧化鋁基板1的內(nèi)表面上的導(dǎo)電圖樣P1(背面電極)對(duì)著各接地用電極(GND)，輸入用電極(Vcc，Vct1，RFin)以及輸出用電極(RFout)，如圖5及圖6所示，兩者通過(guò)端面電極3而導(dǎo)通。該端面電極3是按順序在Ag厚膜層上疊加Ni襯底鍍層和Au鍍層而成的，最下層的Ag厚膜層是低溫?zé)刹牧希摰蜏責(zé)刹牧鲜前巡缓ＡС煞莸腁g膏形成厚膜后，以約200℃的溫度對(duì)其進(jìn)行燒成。中間層的Ni襯底鍍層能使Au鍍層容易附著，最上層的Au鍍層是在把端面電極3軟釬焊到圖未示出的母基板的軟焊區(qū)上時(shí)，用于防止最下層的Ag因軟釬焊而析出。對(duì)于密封蓋2被安裝到氧化鋁基板1上后的電子電路組件的成品，在密封蓋2的側(cè)面上彎折形成腳片2a，該腳片2a被軟釬焊到與接地用電極(GND)導(dǎo)通的端面電極3上，密封蓋2成為了在氧化鋁基板1的四個(gè)角上接地的狀態(tài)。
前述各電路構(gòu)成元件中的電容C1-C7是把上部電極通過(guò)SiO2等電介體膜重疊在下部電極上方而成的，這些電容是用噴濺技術(shù)等以薄膜而形成的。在上部電極的表面設(shè)Cu層，該Cu層提高了共振電路的Q。電容C1-C7的下部電極和上部電極連接到導(dǎo)電圖樣P上，如圖2所示，在電容C7和Vcc電極間的導(dǎo)電圖樣P，電容C7和RFout電極間的導(dǎo)電圖樣P以及電容C2和Vct1電極間的導(dǎo)電圖樣P上分別設(shè)計(jì)了放電用的靠近部(airgap)G。該靠近部G是由一對(duì)突出部構(gòu)成，該對(duì)突出部是分別設(shè)置在彼此相對(duì)且并行的導(dǎo)電圖樣P上，兩突出部的尖端彼此存在確定間隙并相對(duì)著。在此情況下，因?yàn)閷?dǎo)電圖樣P和接地用電極(GND)的尺寸精度無(wú)論哪種薄膜技術(shù)均可得到提高，所以能夠使靠近部G的間隙變得更窄，使在低電壓下的放電成為可能。雖然各電容C1-C7中，電容C1和C3-C5為單純的方形，而電容C2和C7卻是將2個(gè)以上的方形組合成的異形。即，電容C2是從一個(gè)矩形的一邊使兩個(gè)矩形突出的凹狀，電容C7是3個(gè)矩形在縱向上錯(cuò)位連接而形成的形狀。電容C2和C7是必須具備比較大容量值的接地用電容，若把接地電容C2和C7制作成這樣的異形，則就能夠有效地利用氧化鋁基板1上的有限空間，能夠高密度地安裝期望容量值的電容。
此外，各電容C1-C7中的電容C6由大小不同的2個(gè)接地用電容構(gòu)成，兩者通過(guò)彼此分離的一對(duì)導(dǎo)電圖樣P并聯(lián)連接。即，如圖2所示，兩接地用電容C6的各一個(gè)電極部與連接接地用電極(GND)的接地用導(dǎo)電圖樣P連接，而兩接地用電容C6的各另一電極部通過(guò)相互分離的2個(gè)導(dǎo)電圖樣P連接晶體管Tr1的連接區(qū)SL。從圖4中可知，因?yàn)殡娙軨6設(shè)計(jì)在晶體管Tr1和接地點(diǎn)之間，上述連接區(qū)SL是晶體管Tr1的發(fā)射極電極被引線接合的部位，所以電容C6的容量值就可以由通過(guò)相互分離的導(dǎo)電圖樣P并排連接的2個(gè)接地用電容進(jìn)行設(shè)定。因而，從晶體管Tr1的發(fā)射極電極經(jīng)電容C6，至接地的導(dǎo)電圖樣P整體的電感得到減少，接地用電容C6提高了連接區(qū)SL的接地效果，另外，因?yàn)橛筛鹘拥仉娙軨6和各導(dǎo)電圖樣P產(chǎn)生的寄生振蕩頻率提高，所以通過(guò)把該頻率設(shè)定在晶體管TR1的動(dòng)作點(diǎn)頻率以上，就能夠消除該寄生振蕩。
電阻R1-R3是用噴濺等薄膜技術(shù)形成如TaSiO2等電阻膜而形成的，根據(jù)需要，可以在其表面上設(shè)SiO2等電介體膜。如圖2所示，3個(gè)電阻R1-R3中的電阻R1和R2是并排地設(shè)置在氧化鋁基板1上的相互靠近的位置上的薄膜，余下的電阻R3是形成在遠(yuǎn)離電阻R1和R2位置上的薄膜。因?yàn)榘央娮鑂1和R2以薄膜狀形成在靠近的位置上，所以即使各電阻R1、R2的電阻值相對(duì)于期望值產(chǎn)生偏差，仍能使電阻R1、R2整體的偏差比率保持相同。從圖4中可知，電阻R1和R2是晶體管Tr1的基極偏壓用分壓電阻，R1/(R1＋R2)×Vcc的電壓施加到晶體管Tr1的基極上。這里，因?yàn)樽鳛榛鶚O偏壓用分壓電阻的電阻R1、R2整體的偏差比率如前所述通常是相同的，所以相對(duì)于這些電阻R1、R2的電阻值的調(diào)整就沒(méi)有必要了。另一方面，電阻R3是晶體管Tr1的發(fā)射極電阻，電流從Vcc電極流向晶體管Tr1的集電極和發(fā)射極，再通過(guò)電阻R3至接地點(diǎn)。這里，因?yàn)楦麟娮鑂1-R3中、作為發(fā)射有電阻的電阻R3對(duì)晶體管Tr1的增大幅度產(chǎn)生的影響最大，所以在電流值保持一定的條件下，只調(diào)整電阻R3而調(diào)整輸出。
如圖9所示，對(duì)于把另一個(gè)晶體管Tr2串聯(lián)連接到晶體管Tr1上的電路構(gòu)成的情況，如果將作為兩晶體管Tr1、Tr2的基極偏壓用分壓電阻的電阻R1、R2、R4以薄膜狀形成在氧化鋁基板1上相互靠近的位置上，則對(duì)這些電阻R1、R2、R4的電阻值不需要進(jìn)行調(diào)整。因而，在這種情況下，也通過(guò)只調(diào)整作為發(fā)射極電阻的電阻R3，就能夠設(shè)定兩晶體管Tr1、Tr2的電流值。
電感元件L1-L3和電路S1、S2是使用薄膜技術(shù)噴濺Cr或Cu形成的，與導(dǎo)電圖樣P連接。在各電感元件L1-L3的表面上設(shè)置Cu層，由該Cu層提高共振電路的Q。電感元件L1和L2都呈矩形渦卷狀，各自的一端被電纜結(jié)合到Vct1電極和接地用導(dǎo)電圖樣P上。電感L2是用于設(shè)定概略的共振頻率的，電感L3與電感L2的另一端連接。電感L3是用于調(diào)整共振頻率的調(diào)整用導(dǎo)電圖樣，如圖2虛線所示，通過(guò)削減電感L3，就可實(shí)現(xiàn)增加電感L2的卷數(shù)，來(lái)調(diào)整共振頻率。此時(shí)，如果使削減后的電感L3的導(dǎo)體寬度與共振頻率設(shè)定用的電感L2的導(dǎo)體寬度相同，則電感L2和電感L3的阻抗特性不變。
如前所述，不平衡/平衡變換元件T由相互耦合的一對(duì)電路S1、S2構(gòu)成的電感元件構(gòu)成，這些電路S1、S2以薄膜狀形成在氧化鋁基板1上。這些電路S1、S2在氧化鋁基板1上以規(guī)定的間隙相對(duì)地形成渦卷狀，一個(gè)電路S1的兩端與晶體管Tr1的集電極電極和連接電容C7的導(dǎo)電圖樣P連接，另一個(gè)電路S2的兩端與一對(duì)RFout電極連接。此時(shí)，因?yàn)樘岣吡吮∧铍娐稴1、S2的尺寸精度，所以能夠使兩電路S1、S2間的間隙變窄，并確保所期望的耦合度，就可以在氧化鋁基板1上的有限空間內(nèi)設(shè)置小型的不平衡/平衡變換元件T。如圖10所示，也可將以規(guī)定間隙相對(duì)的一對(duì)電路S1、S2在氧化鋁基板1上形成鋸齒形。
二極管D1和晶體管Tr1是把半導(dǎo)體裸芯片裝載在薄膜狀形成于氧化鋁基板1上的導(dǎo)電圖樣P的連接區(qū)上，再把該半導(dǎo)體裸芯片電纜結(jié)合到導(dǎo)電圖樣P上而成的。即，如圖2所示，二極管D1的半導(dǎo)體裸芯片構(gòu)成矩形，設(shè)計(jì)在其下面上的一個(gè)電極利用軟釬焊或?qū)щ姼嗟葘?dǎo)電性粘接劑固定到連接區(qū)上，設(shè)計(jì)在半導(dǎo)體裸芯片上面的另一電極被電纜結(jié)合到導(dǎo)電圖樣P的規(guī)定部位上。晶體管Tr1的半導(dǎo)體裸芯片也構(gòu)成矩形，設(shè)計(jì)在其下面上的集電極電極利用導(dǎo)電性粘接劑固定到連接區(qū)上，基極電極和發(fā)射極電極被引線接合到導(dǎo)電圖樣P的規(guī)定部位上。與前述的端面電極3一樣，在這些連接區(qū)上也依次重疊了Ni襯底鍍層和Au鍍層。這里，如圖7A或圖7B所示，因?yàn)橄鄬?duì)于半導(dǎo)體裸芯片4的下表面面積，連接區(qū)5的面積要小一些，通過(guò)采用這樣的構(gòu)成，在半導(dǎo)體裸芯片4的下方確保了導(dǎo)電性粘接劑的溜存區(qū)，所以導(dǎo)電性粘接劑不會(huì)從半導(dǎo)體裸芯片4的外邊流出，從而能夠預(yù)先防止與周?chē)鷮?dǎo)電圖樣P的短路事故。因?yàn)樵谶B接區(qū)5的內(nèi)部設(shè)計(jì)了開(kāi)口5a，由此開(kāi)口5a保留剩余導(dǎo)電性粘接劑，所以就能夠更為可靠地防止導(dǎo)電性粘接劑的流出。
下面，主要用圖8A至圖8J來(lái)說(shuō)明如上構(gòu)成的電子電路組件的制造過(guò)程。
首先，如圖8A所示，在氧化鋁基板1的整個(gè)表面上噴濺TaSiO2后，把該基板蝕刻成所期望的形狀后形成電阻膜6，構(gòu)成了相當(dāng)于電阻R1-R3的部分。然后，如圖8B所示，從電阻膜6上方噴濺Cr或Cu等，把它蝕刻成期望的形狀后形成下部電極7，然后，如圖8C所示，從下部電極7的上方噴濺SiO2等，把它蝕刻成期望的形狀，形成電介體膜8。接著，如圖8D所示，從電介體膜8上噴濺Cr或Cu等后，把它蝕刻成期望形狀，形成上部電極9。結(jié)果由下部電極7或上部電極9構(gòu)成相當(dāng)于導(dǎo)電圖樣P，電感元件L1-L3及電路S1、S2的部分，而由下部電極7，電介體膜8及上部電極9的疊層體構(gòu)成相當(dāng)于電容C1-C7的部分。然后，以電鍍或薄膜技術(shù)在相當(dāng)于電感元件L1-L3和電路S1、S2以及電容C1-C7的部分表面上形成Cu層后，如圖8E所示，在除去導(dǎo)電圖樣P的部分上形成保護(hù)膜10。接著，如圖8F所示，在氧化鋁基板1的整個(gè)內(nèi)表面上噴濺Cr或Cu后，把它蝕刻成期望的形狀，形成背面電極11，從而構(gòu)成了相當(dāng)于內(nèi)表面?zhèn)鹊膶?dǎo)電圖樣P1的部分。
以上說(shuō)明的圖8A至圖8F是在沿縱橫刻設(shè)了分割槽的呈格狀的大型氧化鋁基板上進(jìn)行的，而以下要說(shuō)明的圖8G至圖8J的步驟是在沿一個(gè)方向的分割槽切割該大版基板而得到的長(zhǎng)方形分割片上進(jìn)行的。
即，把大版基板切斷成長(zhǎng)方形分割片后，如圖8G所示，在該分割片的切斷面上，即在氧化鋁基板1的兩端面上形成較厚的Ag層12，用Ag層12導(dǎo)通設(shè)計(jì)在氧化鋁基板1的內(nèi)外表面上的導(dǎo)電圖樣P、P1的接地用電極(GND)和輸入用電極(Vcc，Vct1，RFin)以及輸出用電極(RFout)。該Ag層12相當(dāng)于前述的端面電極3的厚Ag膜層，是由不含玻璃成份的Ag膏構(gòu)成的低溫?zé)刹牧?。雖然所述的Ag層12的厚膜形成步驟可在1個(gè)長(zhǎng)方形分割片上進(jìn)行，但如果在將多個(gè)分割片相互以一定的間隙重疊放置的狀態(tài)下，則能夠同時(shí)對(duì)多塊分割片形成厚膜Ag層12，這種方法適合于大批量生產(chǎn)。然后，在Ag層12和裝載了半導(dǎo)體裸芯片的連接區(qū)的各表面上依次電鍍Ni襯底層和Au層后，如圖8H所示，用軟釬焊或?qū)щ姼嗟鹊膶?dǎo)電性粘接劑把二極管D1和晶體管Tr1的半導(dǎo)體裸芯片固定到各連接區(qū)上。此時(shí)，如前所述，因?yàn)檫B接區(qū)的面積比半導(dǎo)體裸芯片的下表面面積小，所以能夠防止導(dǎo)電性粘接劑從半導(dǎo)體裸芯片處流出，就不會(huì)發(fā)生導(dǎo)電性粘接劑與半導(dǎo)體裸芯片周?chē)膶?dǎo)電圖樣P造成不希望的短路。接著，如圖8I所示，把各半導(dǎo)體裸芯片電纜結(jié)合到導(dǎo)電圖樣P的規(guī)定部位上后，如圖8J所示，修整作為發(fā)射極電阻的電阻R3進(jìn)行輸出調(diào)整，而且，通過(guò)修整作為調(diào)整用導(dǎo)電圖樣，即電感元件L3來(lái)調(diào)整共振頻率。此時(shí)，因?yàn)楣舱耦l率的調(diào)整是在對(duì)每個(gè)氧化鋁基板1分割前的長(zhǎng)方形分割片的狀態(tài)下進(jìn)行的，并在各氧化鋁基板1的角上設(shè)接地用電極(GND)，所以接地用電極(GND)必然位于相鄰氧化鋁基板1上的輸入用電極(Vcc，Vct1，RFin)以及輸出用電極(RFout)間，共振頻率的調(diào)整不會(huì)對(duì)相鄰氧化鋁基板1的電路產(chǎn)生嚴(yán)重影響。
接著，密封蓋2安裝到長(zhǎng)方形分割片的每個(gè)氧化鋁基板1上，把該密封蓋2的腳片2a軟釬焊到端面電極3上，該端面電極3導(dǎo)電連接接地用電極(GND)，之后，沿另外的分割槽把分割片進(jìn)一步細(xì)分割成每個(gè)氧化鋁基板1，從而得到如圖1所示的電子電路組件。
根據(jù)這樣構(gòu)成的上述實(shí)施例涉及的電子電路組件，因?yàn)樵谘趸X基板1上以薄膜形式形成電容C1-C7，電阻R1-R3，電感元件L1-L3，電路S1、S2等的電路元件和連接這些電路元件的導(dǎo)電圖樣P的同時(shí)，把二極管D1和晶體管Tr1的半導(dǎo)體裸芯片引線接合到該氧化鋁基板1上，而且，在氧化鋁基板1的側(cè)面上設(shè)計(jì)導(dǎo)電圖樣的接地用電極和與輸入輸出用電極連接的端面電極3，所以能夠利用薄膜技術(shù)和半導(dǎo)體元件的引線接合技術(shù)把需要的電路構(gòu)成元件高密度地安裝到氧化鋁基板1上，可實(shí)現(xiàn)更為小型化的平面安裝型電子電路組件。因?yàn)橹灰{(diào)整晶體管Tr1的基極偏壓用分壓電阻R1、R2和晶體管Tr1的發(fā)射極電阻R3中的發(fā)射極電阻R3，就可進(jìn)行輸出調(diào)整，從而省略了基極偏壓用分壓電阻R1、R2的調(diào)整，所以能夠只在一個(gè)地方完成對(duì)輸出調(diào)整所需要的電阻值的調(diào)整工作。
權(quán)利要求
1.一種電子電路組件，其具備電路元件，該電路元件包括以薄膜形式形成在氧化鋁基板上的電容、電阻及電感元件和引線接合到上述氧化鋁基板上的晶體管的半導(dǎo)體裸芯片，上述晶體管具有至少一個(gè)第1晶體管，只調(diào)整該第1晶體管的基極偏壓用分壓電阻和發(fā)射極電阻中的發(fā)射極電阻，就可設(shè)定上述第1晶體管的電流值。
2.根據(jù)權(quán)利要求1所述的電子電路組件，其特征在于上述晶體管具有與上述第1晶體管串聯(lián)的第2晶體管，只調(diào)整這些第1及第2晶體管的基極偏壓用分壓電阻和發(fā)射極電阻中的第1晶體管的發(fā)射極電阻，而設(shè)定上述第1及第2晶體管的電流值。
3.一種電子電路組件，其具備電路元件，該電路元件包括以薄膜形式形成在氧化鋁基板上的電容、電阻及電感元件，以及引線接合到上述氧化鋁基板上的晶體管的半導(dǎo)體裸芯片，上述晶體管具有至少一個(gè)第1晶體管，把向該第1晶體管基極施加電壓的基極偏壓用分壓電阻相互靠近地以薄膜形式形成在上述氧化鋁基板上。
4.根據(jù)權(quán)利要求3所述的電子電路組件，其特征在于上述晶體管具有與第1晶體管串聯(lián)連接的第2晶體管，在氧化鋁基板上相互靠近地以薄膜形式形成第1及第2晶體管的基極偏壓用分壓電阻。
5.根據(jù)權(quán)利要求3所述的電子電路組件，其特征在于把上述基極偏壓用分壓電阻的至少一部分多排并列。
6.根據(jù)權(quán)利要求4所述的電子電路組件，其特征在于把上述基極偏壓用分壓電阻的至少一部分多排并列。
全文摘要
本發(fā)明提供一種適于小型化且輸出調(diào)整更為簡(jiǎn)單的電子電路組件。本電子電路組件是在氧化鋁基板上以薄膜形式形成電路元件和連接這些電路元件的導(dǎo)電圖樣P,其中電路元件包括電容C1－C7,電阻R1－R3以及電感元件L1－L3等,把二極管D1和晶體管Tr1的半導(dǎo)體裸芯片引線接合到導(dǎo)電圖樣P的連接區(qū)上,而且,只調(diào)整晶體管Tr1的基極偏壓用分壓電阻R1、R2和發(fā)射極電阻R3中的發(fā)射極電阻R3而調(diào)整輸出。
文檔編號(hào)H05K3/40GK1332601SQ0111814
公開(kāi)日2002年1月23日 申請(qǐng)日期2001年5月18日 優(yōu)先權(quán)日2000年5月30日
發(fā)明者善里彰之, 植田和彥, 五十嵐康博, 井上明彥, 佐久間博 申請(qǐng)人:阿爾卑斯電氣株式會(huì)社