一種自適應(yīng)干擾抑制的高動(dòng)態(tài)高靈敏度寬帶接收機(jī)的制作方法
【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型設(shè)及移動(dòng)通信領(lǐng)域，具體設(shè)及一種自適應(yīng)干擾抑制的高動(dòng)態(tài)高靈敏度 寬帶接收機(jī)。
【背景技術(shù)】
[0002] 隨著移動(dòng)通信網(wǎng)絡(luò)的普及與發(fā)展，頻段越來(lái)越擁擠，對(duì)于民用客機(jī)，通信設(shè)備更加 集中，發(fā)射功率較地面移動(dòng)通信基站大得多，各種體制的無(wú)線信號(hào)不可避免存在相互干擾， 接收機(jī)面臨日益復(fù)雜的無(wú)線環(huán)境。傳統(tǒng)的接收機(jī)，工作在固定頻段，僅對(duì)頻點(diǎn)固定、強(qiáng)度穩(wěn) 定的靜態(tài)干擾有一定抑制。然而，當(dāng)飛行過程中無(wú)線環(huán)境發(fā)生變化時(shí)，干擾動(dòng)態(tài)變化，傳統(tǒng) 的接收機(jī)無(wú)法有效地抑制帶外的強(qiáng)干擾，引起阻塞，從而導(dǎo)致靈敏度下降。 【實(shí)用新型內(nèi)容】
[0003] 本實(shí)用新型的目的在于提供一種自適應(yīng)干擾抑制的高動(dòng)態(tài)高靈敏度寬帶接收機(jī)， 解決傳統(tǒng)的接收機(jī)在遇到無(wú)線環(huán)境發(fā)生變化時(shí)，無(wú)法有效地抑制帶外的強(qiáng)干擾，引起阻塞， 從而導(dǎo)致靈敏度下降的問題。
[0004] 本實(shí)用新型為實(shí)現(xiàn)上述目的，采用W下技術(shù)方案實(shí)現(xiàn):一種自適應(yīng)干擾抑制的高 動(dòng)態(tài)高靈敏度寬帶接收機(jī)，包括一個(gè)FPGA數(shù)字處理模塊、一個(gè)主通道接收模塊W及至少一 個(gè)干擾掃描接收模塊；
[0005] 所述FPGA數(shù)字處理模塊一方面控制干擾掃描接收模塊進(jìn)行快速掃描，并獲取對(duì)接 收性能影響最大的單個(gè)或多個(gè)干擾頻點(diǎn)，另一方面調(diào)諧主通道接收模塊的抑制頻段，使主 通道接收模塊最大化地抑制動(dòng)態(tài)變化的帶外干擾；
[0006] 所述主通道接收模塊根據(jù)FPGA數(shù)字處理模塊發(fā)出的控制信號(hào)，對(duì)通帶及極點(diǎn)進(jìn)行 調(diào)諧；
[0007] 所述干擾掃描接收模塊用于在全頻段進(jìn)行掃描，并鎖定最強(qiáng)干擾，為FPGA數(shù)字處 理模塊提供干擾頻點(diǎn)、幅度。
[000引進(jìn)一步地，作為優(yōu)選方案，所述干擾掃描接收模塊包括依次連接的第一射頻前端 接收天線、第一帶通濾波器、第二步進(jìn)衰減器、干擾掃描接收本振、第一混頻器、第一中頻濾 波器、第二中頻濾波器W及第一模數(shù)轉(zhuǎn)換器，所述第一模數(shù)轉(zhuǎn)換器的輸出端連接至FPGA數(shù) 字處理模塊。
[0009] 在本方案中，干擾掃描接收模塊在全頻段控制射頻前端的帶通濾波器(也就是第 一帶通濾波器)進(jìn)行步進(jìn)掃描，最終鎖定最強(qiáng)干擾，為FPGA數(shù)字處理模塊提供干擾頻點(diǎn)、幅 度，F(xiàn)PGA數(shù)字處理模塊在基帶測(cè)量出幅度，并通過控制射頻通道的衰減器（即第二步進(jìn)衰減 器)W負(fù)反饋的方式調(diào)整增益，確保第一模數(shù)轉(zhuǎn)換器(ADC)工作在線性區(qū)域。
[0010] 進(jìn)一步地，作為優(yōu)選方案，還包括第二帶通濾波器，所述第二帶通濾波器的輸入端 接第二步進(jìn)衰減器的輸出端，第二帶通濾波器的輸出端接第一混頻器的輸入端。
[0011] 進(jìn)一步地，作為優(yōu)選方案，還包括第一可變?cè)鲆娣糯笃?，所述第一可變?cè)鲆娣糯笃?的輸入端接第一中頻濾波器的輸出端，第一可變?cè)鲆娣糯笃鞯妮敵龆私拥诙蓄l濾波器的 輸入端。
[0012] 第二帶通濾波器可進(jìn)一步提高帶外抑制性能，從而提高選擇性;第一可變?cè)鲆娣?大器在接收大信號(hào)時(shí)，通過降低增益，一方面可避免模數(shù)轉(zhuǎn)換器(ADC)飽和溢出，另一方面 可提高射頻鏈路的線性度，從而降低交調(diào)雜散，運(yùn)樣增大了干擾掃描接收模塊的動(dòng)態(tài)范圍。
[0013] 進(jìn)一步地，作為優(yōu)選方案，還包括第一步進(jìn)衰減器和高線性放大器，所述第一步進(jìn) 衰減器的輸入端接第一帶通濾波器的輸出端，第一步進(jìn)衰減器的輸出端接高線性放大器的 輸入端，高線性放大器的輸出端第二步進(jìn)衰減器的輸入端。
[0014] 在本方案中，高線性度放大器加入到射頻前端后，使射頻前端具有較高的線性度， 可使得干擾接收機(jī)用于捜索強(qiáng)信號(hào)，另外，在該高線性放大器之前增加步進(jìn)衰減，在第一帶 通濾波器(可調(diào)射頻前端帶通濾波器)選通強(qiáng)干擾時(shí)可開啟步進(jìn)衰減器，提高動(dòng)態(tài)范圍的上 限，保證信號(hào)的無(wú)失真檢測(cè)。
[0015] 進(jìn)一步地，作為優(yōu)選方案，所述主通道接收模塊包括依次連接的第二射頻前端接 收天線、帶阻濾波器、第Ξ帶通濾波器、低噪聲放大器、第Ξ步進(jìn)衰減器、主通道接收本振、 第二混頻器、第Ξ中頻濾波器、第四中頻濾波器W及第二模數(shù)轉(zhuǎn)換器，所述第二模數(shù)轉(zhuǎn)換器 的輸出端連接至FPGA數(shù)字處理模塊。
[0016] 在本方案中，主通道接收模塊主要將第Ξ帶通濾波器的通帶調(diào)諧在工作頻段，提 高主通道接收模塊的近端通道選擇性，而將帶阻濾波器根據(jù)全頻帶干擾分布情況自適應(yīng)地 動(dòng)態(tài)調(diào)整極點(diǎn)，W達(dá)到最佳的干擾抑制效果。
[0017] 進(jìn)一步地，作為優(yōu)選方案，還包括第四帶通濾波器，所述第四帶通濾波器的輸入端 接第Ξ步進(jìn)衰減器的輸出端，第四帶通濾波器的輸出端接第二混頻器的輸入端。
[0018] 進(jìn)一步地，作為優(yōu)選方案，還包括第二可變?cè)鲆娣糯笃?，所述第二可變?cè)鲆娣糯笃?的輸入端接第Ξ中頻濾波器的輸出端，第二可變?cè)鲆娣糯笃鞯妮敵龆私拥谒闹蓄l濾波器的 輸入端。
[0019] 本實(shí)用新型與現(xiàn)有技術(shù)相比，具有W下優(yōu)點(diǎn)及有益效果：
[0020] (1)本實(shí)用新型的FPGA數(shù)字處理模塊一方面控制干擾掃描接收模塊進(jìn)行快速掃 描，并獲取對(duì)接收性能影響最大的單個(gè)或多個(gè)干擾頻點(diǎn)，另一方面調(diào)諧主通道接收模塊的 抑制頻段，能夠在保證主通道接收機(jī)的高靈敏度、高動(dòng)態(tài)范圍的前提下，自適應(yīng)地實(shí)時(shí)最大 化抑制動(dòng)態(tài)變化的帶外干擾。
[0021] (2)由干擾檢測(cè)接收機(jī)、主通道接收機(jī)、FPGA數(shù)字處理模塊組成的基本電路結(jié)構(gòu)能 夠支持根據(jù)具體無(wú)線應(yīng)用場(chǎng)景靈活配置射頻工作頻段、干擾抑制頻段W及FPGA多種通信制 式，實(shí)現(xiàn)產(chǎn)品的系列化開發(fā)，W適應(yīng)移動(dòng)通信系統(tǒng)各體制的應(yīng)用。
【附圖說明】
[0022] 圖1為本實(shí)用新型的整體組成結(jié)構(gòu)示意圖；
[0023] 圖2為多個(gè)干擾掃描接收模塊并行工作的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0024] 下面結(jié)合實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步地詳細(xì)說明，但本實(shí)用新型的實(shí)施方式不 限于此。
[00巧]實(shí)施例：
[0026] 本實(shí)施例所述的一種自適應(yīng)干擾抑制的高動(dòng)態(tài)高靈敏度寬帶接收機(jī)，包括一個(gè) FPGA數(shù)字處理模塊、一個(gè)主通道接收模塊W及至少一個(gè)干擾掃描接收模塊;FPGA數(shù)字處理 模塊一方面控制干擾掃描接收模塊進(jìn)行快速掃描，并獲取對(duì)接收性能影響最大的單個(gè)或多 個(gè)干擾頻點(diǎn)，另一方面調(diào)諧主通道接收模塊的抑制頻段，使主通道接收模塊最大化地抑制 動(dòng)態(tài)變化的帶外干擾;主通道接收模塊根據(jù)FPGA數(shù)字處理模塊發(fā)出的控制信號(hào)，對(duì)通帶及 極點(diǎn)進(jìn)行調(diào)諧;干擾掃描接收模塊用于在全頻段進(jìn)行掃描，并鎖定最強(qiáng)干擾，為FPGA數(shù)字處 理模塊提供干擾頻點(diǎn)、幅度。
[0027] 如圖1所示，本實(shí)施例可對(duì)干擾掃描接收模塊進(jìn)行如下設(shè)置:干擾掃描接收模塊包 括依次連接的第一射頻前端接收天線、第一帶通濾波器1、第二步進(jìn)衰減器4、干擾掃描接收 本振6、第一混頻器7、第一中頻濾波器8、第二中頻濾波器10W及第一模數(shù)轉(zhuǎn)換器11，第一模 數(shù)轉(zhuǎn)換器11的輸出端連接至FPGA數(shù)字處理模塊。
[00%]進(jìn)一步地，還包括第二帶通濾波器5,第二帶通濾波器5的輸入端接第二步進(jìn)衰減 器4的輸出端，第二帶通濾波器5的輸出端接第一混頻器7的輸入端。
[0029] 進(jìn)一步地，還包括第一可變?cè)鲆娣糯笃?,第一可變?cè)鲆娣糯笃?的輸入端接第一 中頻濾波器8的輸出端，第一可變?cè)鲆娣糯笃?的輸出端接第二中頻濾波器10的輸入端。
[0030] 更進(jìn)一步地，還包括第一步進(jìn)衰減器2和高線性放大器3,第一步進(jìn)衰減器2的輸入 端接第一帶通濾波器1的輸出端，第一步進(jìn)衰