發(fā)射器電路以及半導(dǎo)體集成電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本文所討論的實(shí)施方式涉及發(fā)射器電路以及半導(dǎo)體集成電路。
【背景技術(shù)】
[0002]已知的半導(dǎo)體設(shè)備包括設(shè)置有驅(qū)動(dòng)器電路和第一電壓源的信號信令電路，該驅(qū)動(dòng)器電路將補(bǔ)償電壓輸出到信令路徑，該第一電壓源使用向驅(qū)動(dòng)器電路供給的電壓作為工作電壓來調(diào)整從驅(qū)動(dòng)器電路輸出到信令路徑的補(bǔ)償電壓的振幅。驅(qū)動(dòng)器電路包括多個(gè)晶體管開關(guān)形成的互補(bǔ)逆變器，該多個(gè)晶體管開關(guān)通過操作處于飽和區(qū)的成對晶體管的一個(gè)并且操作處于三極區(qū)中的其它晶體管來生成特定阻抗。晶體管開關(guān)中的每一個(gè)基于補(bǔ)償信號被驅(qū)動(dòng)，以便將補(bǔ)償電壓輸出到信令路徑。
[0003]相關(guān)專利文獻(xiàn)
[0004]日本特開專利公開號2014-7654

【發(fā)明內(nèi)容】

[0005]本文公開的技術(shù)的目的是為了對伴隨電阻值變化的輸出阻抗和輸出振幅的變化進(jìn)行抑制，同時(shí)抑制發(fā)射器電路中電路表面積的擴(kuò)大。
[0006]根據(jù)實(shí)施方式的一方面，發(fā)射器電路包括:驅(qū)動(dòng)器，其包括根據(jù)輸入碼設(shè)定電阻值的輸出電阻器，并且驅(qū)動(dòng)器根據(jù)輸入信號將輸出信號輸出到輸出端子；高電位側(cè)電阻器，其設(shè)置在輸出端子與被供給第一電壓的高電位線之間；低電位側(cè)電阻器，其設(shè)置在輸出端子與被供給比第一電壓低的第二電壓的低電位線之間；高電位側(cè)電流源，其設(shè)置在輸出端子與高電位線之間，高電位側(cè)電流源根據(jù)輸入碼設(shè)有第一電流值，并且從高電位線朝向輸出端子輸出電流；低電位側(cè)電流源，其設(shè)置在輸出端子與低電位線之間，低電位側(cè)電流源根據(jù)輸入碼設(shè)有第二電流值，并且從輸出端子朝向低電位線輸出電流；高電位側(cè)開關(guān)，其設(shè)置在輸出端子與高電位線之間，高電位側(cè)開關(guān)在接通狀態(tài)允許從高電位側(cè)電流源輸出的電流通過，而在斷開狀態(tài)阻止從高電位側(cè)電流源輸出的電流；以及低電位側(cè)開關(guān)，其設(shè)置在輸出端子與低電位線之間，低電位側(cè)開關(guān)在接通狀態(tài)允許從低電位側(cè)電流源輸出的電流通過，而在斷開狀態(tài)阻止從低電位側(cè)電流源輸出的電流。
【附圖說明】
[0007]圖1是示出根據(jù)本文公開的技術(shù)的示例性實(shí)施方式的、包括發(fā)射器電路的半導(dǎo)體集成電路的配置的框圖；
[0008]圖2是示出根據(jù)第一比較示例的發(fā)射器電路的配置的電路圖；
[0009]圖3是示出根據(jù)第一比較示例的發(fā)射器電路的配置的模型圖；
[0010]圖4是示出根據(jù)第二比較示例的發(fā)射器電路的配置的模型圖；
[0011]圖5是示出根據(jù)第三比較示例的發(fā)射器電路的配置的模型圖；
[0012]圖6是示出根據(jù)第四比較示例的發(fā)射器電路的配置的模型圖；
[0013]圖7是示出根據(jù)本文公開的技術(shù)的示例性實(shí)施方式的發(fā)射器電路的配置的電路圖。
[0014]圖8是示出根據(jù)本文公開的技術(shù)的示例性實(shí)施方式的發(fā)射器電路的配置的模型圖。
[0015]圖9是示出根據(jù)本文公開的技術(shù)的示例性實(shí)施方式的、對輸出電阻器進(jìn)行配置的可變電阻器電路的配置的示例的圖。
[0016]圖10是示出根據(jù)本文公開的技術(shù)的示例性實(shí)施方式的碼生成電路的配置的示例的圖。
[0017]圖11是示出根據(jù)本文公開的技術(shù)的示例性實(shí)施方式的高電位側(cè)電流源和低電位側(cè)電流源的配置的示例的圖。
[0018]圖12是示出根據(jù)本文公開的技術(shù)的示例性實(shí)施方式的發(fā)射器電路的模型圖。
[0019]圖13是示出根據(jù)本文公開的技術(shù)的示例性實(shí)施方式的發(fā)射器電路的模型圖。
[0020]圖14A是示出根據(jù)本文公開的技術(shù)的示例性實(shí)施方式的發(fā)射器電路的模型圖。
[0021]圖14B是示出根據(jù)本文公開的技術(shù)的示例性實(shí)施方式的發(fā)射器電路的模型圖。
[0022]圖14C是示出根據(jù)本文公開的技術(shù)的示例性實(shí)施方式的發(fā)射器電路的模型圖。
[0023]圖15是在根據(jù)本文公開的技術(shù)的發(fā)射器電路以及根據(jù)比較示例的發(fā)射器電路中通過計(jì)算當(dāng)高電位側(cè)電阻器和低電位側(cè)電阻器的電阻值變化時(shí)輸出振幅的變化而得到的結(jié)果的表。
[0024]圖16是示出根據(jù)本文公開的技術(shù)的示例性實(shí)施方式的SST驅(qū)動(dòng)器的配置的示例的圖。
[0025]圖17是示出根據(jù)本文公開的技術(shù)的示例性實(shí)施方式的SST驅(qū)動(dòng)器的配置的示例的圖。
[0026]圖18是示出根據(jù)本文公開的技術(shù)的示例性實(shí)施方式的SST驅(qū)動(dòng)器的配置的示例的圖。
【具體實(shí)施方式】
[0027]高速接口電路是用在例如在半導(dǎo)體芯片之間發(fā)射和接收數(shù)字?jǐn)?shù)據(jù)的電路，并且通常包括接收部和發(fā)射部。發(fā)射部的功能是例如將32位的并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)，并且將串行數(shù)據(jù)發(fā)送到其它芯片的接收部。
[0028]通常，發(fā)射器電路的輸出振幅由規(guī)格來確定，并且被調(diào)整為例如從900mV到1000mV。發(fā)射器電路的輸出阻抗優(yōu)選地與信令路徑的特性阻抗相匹配，并且發(fā)射器電路的輸出阻抗的電阻值也由規(guī)格來確定。
[0029]發(fā)射器電路可以被配置為包括多個(gè)電阻器元件，以便將發(fā)射器電路的輸出阻抗和輸出振幅設(shè)置為所需的大小。例如，發(fā)射器電路可以包括設(shè)置有被配置成包括互補(bǔ)MOS(C-MOS)逆變器電路等的驅(qū)動(dòng)器的輸出電阻器、被設(shè)置在高電位線和輸出端子之間的高電位側(cè)電阻器，以及被設(shè)置在低電位線和輸出端子之間的低電位側(cè)電阻器。高電位側(cè)電阻器和低電位側(cè)電阻器用于將發(fā)射器電路的輸出振幅調(diào)整為所需的大小。根據(jù)該配置，發(fā)射器電路的輸出阻抗的電阻值被施加作為輸出電阻、高電位側(cè)電阻器以及低電位側(cè)電阻器的組合電阻的電阻值。此外，發(fā)射器電路的輸出振幅由在輸出電阻器與高電位側(cè)電阻器和低電位側(cè)電阻器之間的比率來確定。
[0030]輸出電阻器、高電位側(cè)電阻器以及低電位側(cè)電阻器中的每一個(gè)由半導(dǎo)體進(jìn)行配置，并且具有根據(jù)工藝、供給電壓和溫度(PVT)而變化的電阻值。關(guān)注的是:當(dāng)輸出電阻器、高電位側(cè)電阻器以及低電位側(cè)電阻器的電阻值變化時(shí)，發(fā)射器電路的輸出阻抗的電阻值以及輸出振幅的大小可以與它們的規(guī)格不同。針對抑制伴隨發(fā)射器電路中的電阻值變化的輸出阻抗和輸出振幅的變化可以想到的方法是:其中輸出電阻器、高電位側(cè)電阻器以及低電位側(cè)電阻器中的每一個(gè)被配置為可變電阻器的方法。然而，在這種情況下，電路表面積被制造成非常大，并且在發(fā)射器電路中連接到輸出端子的導(dǎo)線的數(shù)目和長度增加。結(jié)果關(guān)注的是:連接到輸出端子的寄生電容和寄生電阻可以增加，并且輸出振幅將以高頻率減小。
[0031]可以想到一種方法，其中在輸出電阻器、高電位側(cè)電阻器以及低電位側(cè)電阻器中，僅輸出電阻器被配置為可變電阻器，以試圖避免增加電路表面積。根據(jù)這個(gè)方法，通過根據(jù)由PVT引起的電阻值變化來調(diào)整輸出電阻器的電阻值，可以將發(fā)射器電路的輸出阻抗設(shè)定為所需的值。然而，關(guān)注的是:因?yàn)楦唠娢粋?cè)電阻器和低電位側(cè)電阻器的電阻值是不可調(diào)整的，所以輸出振幅的大小可以與規(guī)格不同。亦即，當(dāng)輸出電阻器被配置為可變電阻器并且高電位側(cè)電阻器和低電位側(cè)電阻器被配置為固定電阻器時(shí)，對于輸出阻抗和輸出振幅兩者有時(shí)難以同時(shí)滿足它們的規(guī)格。
[0032]下面參照【附圖說明】關(guān)于本文公開的技術(shù)的示例性實(shí)施方式的示例。注意，在每幅圖中，相同和等效的配置元件和部分被分配了相同的附圖標(biāo)記。
[0033]圖1是示出根據(jù)本文公開的技術(shù)的示例性實(shí)施方式的、包括發(fā)射器電路14的半導(dǎo)體集成電路10的配置的框圖。半導(dǎo)體集成電路10是在半導(dǎo)體芯片上形成的集成電路，并且具有經(jīng)由信令路徑21、22與其它連接的半導(dǎo)體集成電路10A執(zhí)行發(fā)射和接收數(shù)字?jǐn)?shù)據(jù)的功能。半導(dǎo)體集成電路10包括計(jì)算處理電路11、發(fā)射部12以及接收部15。發(fā)射部12包括并行-串行轉(zhuǎn)換器電路13以及發(fā)射器電路14。接收部15包括串行-并行轉(zhuǎn)換器電路16以及接收器電路17。
[0034]計(jì)算處理電路11包括邏輯電路，其執(zhí)行特定計(jì)算處理，輸出計(jì)算處理的結(jié)果為例如32位并行數(shù)據(jù)，并且將32位并行數(shù)據(jù)提供到并行-串行轉(zhuǎn)換器電路13。并行-串行轉(zhuǎn)換器電路13將從計(jì)算處理電路11輸出的并行數(shù)據(jù)轉(zhuǎn)換成用于輸出的串行數(shù)據(jù)，并且將串行數(shù)據(jù)提供到發(fā)射器電路14。發(fā)射器電路14將具有對應(yīng)于從并行-串行轉(zhuǎn)換器電路13輸出的串行數(shù)據(jù)的邏輯電平的輸出信號發(fā)射到信令路徑21。從發(fā)射器電路14輸出的輸出信號經(jīng)由信令路徑21被提供到半導(dǎo)體集成電路10A。
[0035]然而，從半導(dǎo)體集成電路10A輸出的輸出信號經(jīng)由信令路徑22被提供到半導(dǎo)體集成電路10。來自半導(dǎo)體集成電路10A的輸出信號由半導(dǎo)體集成電路10的接收器電路17接收，并且在例如由串行-并行轉(zhuǎn)換器電路16轉(zhuǎn)換成32位并行數(shù)據(jù)之后被提供到計(jì)算處理電路11。半導(dǎo)體集成電路10的發(fā)射部12和接收部15對被稱為串行器/解串器(SerDes)進(jìn)行配置。
[0036]與半導(dǎo)體集成電路10類似地對半導(dǎo)體集成電路10A進(jìn)行配置。亦即，半導(dǎo)體集成電路10A包括從半導(dǎo)體集成電路10接收輸出信號的接收部15A，以及將通過計(jì)算處理電路11A產(chǎn)生的計(jì)算結(jié)果經(jīng)由信令路徑22提供到半導(dǎo)體集成電路10的發(fā)射部12A。接收部15A包括接收器電路17A以及串行-并行轉(zhuǎn)換器電路16A，而發(fā)射部12A包括并行-串行轉(zhuǎn)換器電路13A以及發(fā)射器電路14A。
[0037]半導(dǎo)體集成電路10和10A可以被安裝在同一印刷基板上，或者可以被安裝在不同的印刷基板上。此外，半導(dǎo)體集成電路10和10A可以被安裝到彼此不同的設(shè)備。例如，半導(dǎo)體集成電路10可以被安裝到路由器，而半導(dǎo)體集成電路10A可以被安裝到服務(wù)器。
[0038]在給出關(guān)于根據(jù)本文公開的技術(shù)的示例性實(shí)施方式的發(fā)射器電路的說明之前，在此給出關(guān)于根據(jù)比較示例的發(fā)射器電路的說明。
[0039]圖2是示出根據(jù)第一比較示例的發(fā)射器電路14A的配置的電路圖。圖1示出從避免使附圖復(fù)雜化的觀點(diǎn)考慮的在半導(dǎo)體集成電路10和10A之間執(zhí)行單端信令作為數(shù)據(jù)信令的配置的情況。然而，圖2示出采用差分信令方法的配置。此外，圖2還示出了接收器電路 17A。
[0040]發(fā)射器電路14A包括使用差分信令實(shí)現(xiàn)數(shù)據(jù)信令的非反相側(cè)源串聯(lián)端接(SST)驅(qū)動(dòng)器30以及反相側(cè)SST驅(qū)動(dòng)器40。非反相側(cè)SST驅(qū)動(dòng)器30包括反相器電路，其在高電位線301與低電位線302之間設(shè)置有串聯(lián)連接的P-M0S晶體管33和N-M0S晶體管34。亦即，P-M0S晶體管33的源極連接到被供給電源電壓VDD的高電位線301，而P-M0S晶體管33的漏極連接到N-M0S晶體管34的漏極。N-M0S晶體管34的源極連接到被供給參考電壓(0V)的低電位線302。P-M0S晶體管33的柵極和N-M0S晶體管34的柵極連接到公共輸入端子31o SST驅(qū)動(dòng)器30包括設(shè)置在將P-M0S晶體管33與N-M0S