基于衛(wèi)星軌道自學(xué)習(xí)算法的時(shí)間同步系統(tǒng)自擬合輸出系統(tǒng)及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明提供基于衛(wèi)星軌道自學(xué)習(xí)算法的時(shí)間同步系統(tǒng)自擬合輸出方法，屬于電力自動化技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]在電力系統(tǒng)中，二次設(shè)備同步對時(shí)應(yīng)用依賴時(shí)間同步系統(tǒng)的秒脈沖相位精度。合并單元、PMU(相量測量單元)等二次設(shè)備對于秒脈沖相位精度及穩(wěn)定性的要求很高，其余二次設(shè)備為了提高采樣精度和方便事故分析，對相位精度要求也會越來越高。因此高精度對時(shí)成為了電力系統(tǒng)二次設(shè)備的一個基本功能。
[0003]衛(wèi)星模塊輸出的秒脈沖相位是通過多普勒測量定位算法配合部分其它插值算法得出的，可視衛(wèi)星越多，衛(wèi)星模塊輸出的秒脈沖相位越精確。當(dāng)可視衛(wèi)星小于等于四顆時(shí)(即滿足基本定位授時(shí)的衛(wèi)星顆數(shù))，受制于算法，衛(wèi)星模塊輸出的秒脈沖相位會出現(xiàn)突變。另一方面，受地球大氣層和氣候影響，衛(wèi)星信號本身就存在離散抖動，該抖動符合高斯分布，90 %置信區(qū)間內(nèi)的抖動均在亞微秒以內(nèi)，但存在極少數(shù)較大抖動。以上這些外部原因均會影響秒脈沖相位。
[0004]時(shí)間同步系統(tǒng)依賴恒溫晶振OCXO提供時(shí)鐘信號，但是晶振的物理特性決定晶振在使用過程中，頻率隨著時(shí)間的推移總要發(fā)生變化，也就是晶振的老化現(xiàn)象。晶振的老化方向沒有統(tǒng)一的規(guī)律，且老化曲線是對數(shù)曲線。由于時(shí)間同步系統(tǒng)運(yùn)行時(shí)間大多均在十年以上，加上行業(yè)標(biāo)準(zhǔn)要求時(shí)間同步系統(tǒng)守時(shí)精度需達(dá)到lus/H，所以處理晶振老化現(xiàn)象十分重要。
[0005]故，需要一種新的技術(shù)方案以解決上述問題。

【發(fā)明內(nèi)容】

[0006]為解決上述不可抗拒因素，本發(fā)明提供基于衛(wèi)星軌道自學(xué)習(xí)算法的時(shí)間同步系統(tǒng)自擬合輸出方法，解決了由于系統(tǒng)所處環(huán)境改變造成的相位突變、外部時(shí)鐘源離散抖動以及裝置內(nèi)部晶振老化而導(dǎo)致本地時(shí)鐘的時(shí)間信號穩(wěn)定性降低的問題。
[0007]為了實(shí)現(xiàn)上述目標(biāo)，本發(fā)明采用如下技術(shù)方案:
[0008]基于衛(wèi)星軌道自學(xué)習(xí)算法的時(shí)間同步系統(tǒng)自擬合輸出系統(tǒng)，包括衛(wèi)星報(bào)文處理模塊，衛(wèi)星軌道自學(xué)習(xí)模塊，參考秒脈沖接收模塊，參考秒脈沖修正模塊，自擬合輸出模塊；
[0009]所述衛(wèi)星報(bào)文用以處理模塊接收、整理來自衛(wèi)星的報(bào)文數(shù)據(jù)，并傳輸給所述衛(wèi)星軌道自學(xué)習(xí)模塊；所述衛(wèi)星軌道自學(xué)習(xí)模塊用以統(tǒng)計(jì)可視衛(wèi)星的軌道數(shù)據(jù)并進(jìn)行自學(xué)習(xí)，并將自學(xué)習(xí)結(jié)果傳輸給所述參考秒脈沖修正模塊；所述參考秒脈沖接收模塊用以接收來自外部的參考秒脈沖信號，通過濾波處理后傳輸給所述參考秒脈沖修正模塊；所述秒脈沖修正模塊用以修正參考秒脈沖信號，傳輸給所述自擬合輸出模塊；所述自擬合輸出模塊用以通過最小二乘法擬合老化曲線，并輸出本地秒脈沖信號。
[0010]還包括CPU，F(xiàn)PGA,恒溫晶振0CX0，衛(wèi)星接收模塊；所述CPU用以實(shí)現(xiàn)上述衛(wèi)星報(bào)文處理模塊、衛(wèi)星軌道自學(xué)習(xí)模塊、自擬合輸出模塊；所述FPGA用以實(shí)現(xiàn)上述參考秒脈沖接收模塊，參考秒脈沖修正模塊；所述OCXO用以為FPGA提供時(shí)鐘信號；所述衛(wèi)星接收模塊接收衛(wèi)星報(bào)文信號，并通過串口傳輸給CPU。
[0011 ]所述 OCXO 頻率為 20MHz。
[0012]所述CPU采用不低于266MHz主頻的POWERPC架構(gòu)或者ARM架構(gòu)的CPU。
[0013]所述FPGA邏輯單元數(shù)量不少于24000個。
[0014]該基于衛(wèi)星軌道自學(xué)習(xí)算法的時(shí)間同步系統(tǒng)自擬合輸出方法可采用如下技術(shù)方案:
[0015]包括步驟:
[0016]I)衛(wèi)星報(bào)文處理:衛(wèi)星接收模塊接收來自北斗衛(wèi)星及GPS衛(wèi)星的報(bào)文，并通過串口傳輸給CPU ;CPU通過分析報(bào)文里面的可視衛(wèi)星軌道信息報(bào)文，將每個可視衛(wèi)星的軌道數(shù)據(jù)傳輸給衛(wèi)星軌道自學(xué)習(xí)模塊；
[0017]2)衛(wèi)星軌道自學(xué)習(xí):CPU對步驟I)傳輸過來的軌道數(shù)據(jù)建立數(shù)據(jù)庫，將所有可視衛(wèi)星進(jìn)入可視范圍和離開可視范圍的時(shí)間記錄下來；通過多次數(shù)據(jù)搜集，可以自學(xué)習(xí)出每顆可視衛(wèi)星的可見周期，并進(jìn)行周期覆蓋；當(dāng)計(jì)算出未來可見周期的可視衛(wèi)星覆蓋率小于4顆衛(wèi)星時(shí)，將預(yù)警信息傳輸給FPGA的秒脈沖修正模塊；
[0018]3)接收并過濾外部參考秒脈沖:FPGA接收到外部參考秒脈沖后，經(jīng)過帶通濾波器處理，將相位偏移大于預(yù)設(shè)闕值的秒脈沖進(jìn)行過濾，以消除外部時(shí)鐘源離散抖動。過濾后的參考秒脈沖傳輸給秒脈沖修正模塊；
[0019]4)秒脈沖修正:FPGA接收到步驟3)的參考秒脈沖后，依照步驟2)得到的預(yù)警信息進(jìn)行分步處理:將預(yù)警狀態(tài)下的參考秒脈沖相位及非預(yù)警狀態(tài)下的參考秒脈沖相位進(jìn)行差值比較，并長期記錄算術(shù)平均值；對預(yù)警狀態(tài)下的參考秒脈沖相位進(jìn)行修正，修正值為上述算術(shù)平均值；對非預(yù)警狀態(tài)下的參考秒脈沖不進(jìn)行修正；最終結(jié)果傳輸給自擬合輸出模塊；
[0020]5)自擬合輸出:FPGA接收到步驟4)的修正秒脈沖后，使用該秒脈沖計(jì)算OCXO的頻率，將每秒鐘的頻率計(jì)數(shù)傳給CPU ;CPU通過最小二乘法擬合OCXO的老化曲線，并依照老化曲線將下一個秒脈沖周期的頻率計(jì)數(shù)再反饋給FPGA ;FPGA根據(jù)該頻率計(jì)數(shù)輸出最終的本地秒脈沖
[0021]與【背景技術(shù)】相比，本發(fā)明有如下優(yōu)點(diǎn):
[0022]本發(fā)明通過衛(wèi)星軌道自學(xué)習(xí)方法，解決了外部參考秒脈沖相位由于可視衛(wèi)星顆數(shù)降低而造成的相位突變的問題；同時(shí)，使用濾波器對外部參考秒脈沖進(jìn)行過濾，消除外部離散抖動；外部參考秒脈沖經(jīng)過修正后，本發(fā)明使用最小二乘法擬合OCXO老化曲線，保證秒脈沖輸出的穩(wěn)定性，提高時(shí)間同步系統(tǒng)的守時(shí)性能。本發(fā)明可廣泛應(yīng)用于時(shí)間同步系統(tǒng)。
【附圖說明】
[0023]圖1是基于衛(wèi)星軌道自學(xué)習(xí)算法的時(shí)間同步系統(tǒng)自擬合輸出系統(tǒng)結(jié)構(gòu)圖；
[0024]圖2是本發(fā)明中衛(wèi)星軌道自學(xué)習(xí)算法可視周期覆蓋示意圖；
[0025]圖3是基于衛(wèi)星軌道自學(xué)習(xí)算法的時(shí)間同步系統(tǒng)自擬合輸出方法流程圖。
【具體實(shí)施方式】
[0026]下面結(jié)合附圖對本發(fā)明作進(jìn)一步描述。以下實(shí)施例僅用于更加清楚地說明本發(fā)明的技術(shù)方案，而不能以此來限制本發(fā)明的保護(hù)范圍。
[0027]如圖1所示，基于衛(wèi)星軌道自學(xué)習(xí)算法的時(shí)間同步系統(tǒng)自擬合輸出系統(tǒng)，包括衛(wèi)星報(bào)文處理模塊，衛(wèi)星軌道自學(xué)習(xí)模塊，參考秒脈沖接收模塊，參考秒脈沖修正模塊，自擬合輸出模塊；所述衛(wèi)星報(bào)文處理模塊接收、整理來自衛(wèi)星的報(bào)文數(shù)據(jù)，并傳輸給所述衛(wèi)星軌道自學(xué)習(xí)模塊；所述衛(wèi)星軌道自學(xué)習(xí)模塊統(tǒng)計(jì)所有可視衛(wèi)星的軌道數(shù)據(jù)并進(jìn)行自學(xué)習(xí)，并將自學(xué)習(xí)結(jié)果傳輸給所述參考秒脈沖修正模塊；所述參考秒脈沖接收模塊接收來自外部的參考秒脈沖信號，通過濾波處理后傳輸給所述參考秒脈沖修正模塊；所述秒脈沖修正模塊修正參考秒脈沖信號，傳輸給所述自擬合輸出模塊；所述自擬合輸出模塊通過最小二乘法擬合老化曲線，并輸出本地秒脈沖信號。
[0028]基于衛(wèi)星軌道自學(xué)習(xí)算法的時(shí)間同步系統(tǒng)自擬合輸出系統(tǒng)硬件上基于CPU，F(xiàn)PGA，恒溫晶振0CX0，衛(wèi)星接收模塊；所述CPU實(shí)現(xiàn)上述衛(wèi)星報(bào)文處理模塊，衛(wèi)星軌道自學(xué)習(xí)模塊，自擬合輸出模塊；所述FPGA實(shí)現(xiàn)上述參考秒脈沖接收模塊，參考秒脈沖修正模塊，自擬合輸出模塊；所述OCXO為FPGA提供時(shí)鐘信號；所述衛(wèi)星接收模塊接收衛(wèi)星報(bào)文信號，并通過串口傳輸給CPU。
[0029]外部恒溫晶振OCXO頻率為20MHz，以滿足時(shí)間同步