提高授時(shí)輸出可靠性的時(shí)源選擇及切換方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明提供一種提高授時(shí)輸出可靠性的時(shí)源選擇及切換方法，屬于時(shí)源切換方法領(lǐng)域。
【背景技術(shù)】
[0002]電網(wǎng)規(guī)模不斷擴(kuò)大，電力設(shè)備和參數(shù)更為繁多，對電力系統(tǒng)時(shí)鐘同步可靠性的要求也更高。
[0003]為了提高授時(shí)輸出的可靠性，目前的時(shí)鐘同步裝置，通常采用外部GPS/北斗、IRIG-B等多個(gè)無線或本地有線授時(shí)源及內(nèi)部高穩(wěn)晶振或原子鐘作為輸入時(shí)源。而對于時(shí)鐘同步系統(tǒng)而言，通常采用裝置互備的方法。
[0004]時(shí)鐘同步裝置采用多個(gè)輸入時(shí)鐘源時(shí)，必然存在不同時(shí)鐘源的切換問題，包括同步時(shí)外部時(shí)源之間的切換和守時(shí)恢復(fù)時(shí)外部時(shí)源與內(nèi)部高穩(wěn)晶振或原子鐘之間的切換。通常，CPU會(huì)對各個(gè)時(shí)源分析，綜合得出最佳時(shí)源，在當(dāng)前授時(shí)時(shí)源不再是最佳時(shí)源時(shí)，將最佳時(shí)源切換為當(dāng)前授時(shí)時(shí)源。此時(shí)，同步時(shí)鐘裝置授時(shí)輸出直接切換為最佳時(shí)源的時(shí)間及準(zhǔn)時(shí)信號。此過程忽略了兩時(shí)源間的頻差及相差，在頻差或相差較大時(shí)，直接切換會(huì)導(dǎo)致授時(shí)輸出準(zhǔn)時(shí)信號瞬間跳變大。對時(shí)間同步準(zhǔn)確度要求較高的PMU設(shè)備等將產(chǎn)生嚴(yán)重影響。本發(fā)明據(jù)此提出一種提高授時(shí)輸出可靠性的方法，包括多時(shí)源優(yōu)化選擇，及在時(shí)源切換時(shí)，準(zhǔn)時(shí)信號平滑跟蹤的方法，使得跟蹤步進(jìn)小于目前最高時(shí)間同步準(zhǔn)確度要求的lus，避免了在此過程中對被授時(shí)設(shè)備的不良影響。

【發(fā)明內(nèi)容】

[0005]本發(fā)明目的在于提供一種提高授時(shí)輸出可靠性的時(shí)源選擇及切換方法，可保證時(shí)鐘同步裝置可以根據(jù)各個(gè)時(shí)源的不斷變化動(dòng)態(tài)選擇最佳時(shí)源，且可以連續(xù)跟蹤，逐漸逼近，避免了過大的間跳。
[0006]本發(fā)明所述的提高授時(shí)輸出可靠性的時(shí)源選擇及切換方法，包括時(shí)鐘同步裝置，時(shí)鐘同步裝置設(shè)有多個(gè)輸入時(shí)源，時(shí)鐘同步裝置設(shè)有時(shí)源處理單元，時(shí)源處理單元根據(jù)各個(gè)時(shí)源的同步情況、相位差和優(yōu)先級選擇最佳時(shí)源，在各個(gè)時(shí)源的狀態(tài)變化時(shí)將最佳時(shí)源切換為授時(shí)時(shí)源，在外部時(shí)源切換和守時(shí)恢復(fù)階段，時(shí)源切換采用平滑跟蹤切換的方式進(jìn)行切換。
[0007]所述的提高授時(shí)輸出可靠性的時(shí)源選擇及切換方法，守時(shí)的意思為當(dāng)沒有外部時(shí)源同步時(shí)，時(shí)源處理單元使用本地時(shí)源進(jìn)行授時(shí)，當(dāng)又有達(dá)到要求的外部時(shí)源同步時(shí)，時(shí)源處理單元將本地時(shí)源切換為首位外部時(shí)源授時(shí)；通過時(shí)源處理單元按照同步、相位差和優(yōu)先級的先后選擇順序?qū)崟r(shí)動(dòng)態(tài)選擇最佳時(shí)源，使被授時(shí)設(shè)備實(shí)時(shí)接受最佳的授時(shí)時(shí)源授時(shí)，在切換授時(shí)時(shí)源時(shí)，由于兩個(gè)授時(shí)時(shí)源輸出的時(shí)間存在相位差，本發(fā)明采用平滑跟蹤的方式切換，不使用直接切換的方式，而是將相位差均分成若干份，然后循環(huán)累加，使原時(shí)源逐漸向目標(biāo)時(shí)源靠近，實(shí)現(xiàn)切換，避免了過大的間跳。
[0008]所述的提高授時(shí)輸出可靠性的時(shí)源選擇及切換方法，時(shí)源處理單元包括FPGA和32位處理器，F(xiàn)PGA和32位處理器通過數(shù)據(jù)總線和地址總線通信。
[0009]所述的提高授時(shí)輸出可靠性的時(shí)源選擇及切換方法，32位處理器首先選擇已同步時(shí)源，然后在已同步時(shí)源中選擇兩兩相位差在標(biāo)準(zhǔn)差額時(shí)間之內(nèi)的時(shí)源，最后將選擇好的時(shí)源按照客戶設(shè)定優(yōu)先級進(jìn)行排序，選擇首位時(shí)源。
[0010]所述的提高授時(shí)輸出可靠性的時(shí)源選擇及切換方法，當(dāng)時(shí)源處理單元進(jìn)行初始同步時(shí)，時(shí)源處理單元選擇外部時(shí)源之間相位差位于標(biāo)準(zhǔn)差額時(shí)間之內(nèi)的外部時(shí)源，按照用戶設(shè)定優(yōu)先級選擇為與優(yōu)先級中首位的外部時(shí)源進(jìn)行授時(shí)。
[0011]所述的提高授時(shí)輸出可靠性的時(shí)源選擇及切換方法，當(dāng)正在授時(shí)的外部時(shí)源失步時(shí)，時(shí)源處理單元重新選擇外部時(shí)源之間相位差位于標(biāo)準(zhǔn)差額時(shí)間之內(nèi)的外部時(shí)源。然后按照用戶設(shè)定優(yōu)先級，選擇其中優(yōu)先級高的外部時(shí)源進(jìn)行授時(shí)。
[0012]所述的提高授時(shí)輸出可靠性的時(shí)源選擇及切換方法，外部時(shí)源全部失步時(shí)，時(shí)源處理單元將選擇本地時(shí)源進(jìn)行授時(shí)，即守時(shí)；守時(shí)狀態(tài)下，當(dāng)有外部時(shí)源同步時(shí)，且外部時(shí)源與本地時(shí)源相位差位于標(biāo)準(zhǔn)差額時(shí)間之內(nèi)時(shí)，選用外部時(shí)源進(jìn)行授時(shí)，當(dāng)符合上述條件的外部時(shí)源大于等于兩個(gè)時(shí)，按照用戶設(shè)定優(yōu)先級進(jìn)行排序，選擇首位外部時(shí)源進(jìn)行授時(shí)。
[0013]所述的提高授時(shí)輸出可靠性的時(shí)源選擇及切換方法，標(biāo)準(zhǔn)差額時(shí)間為3 μ s-7 μ S。
[0014]所述的提高授時(shí)輸出可靠性的時(shí)源選擇及切換方法，用戶設(shè)定優(yōu)先級為用戶根據(jù)需要對各個(gè)時(shí)源設(shè)定的使用優(yōu)先級，在其他條件均相同的情況下選擇優(yōu)先級最高的時(shí)源，且外部時(shí)源優(yōu)先級高于本地時(shí)源，32位處理器可以檢測到各個(gè)時(shí)源的同步信號，并選擇已同步的時(shí)源，并在已同步的時(shí)源中選擇兩兩之間差額在標(biāo)準(zhǔn)差額時(shí)間之內(nèi)的時(shí)源，選擇其中優(yōu)先級最高的時(shí)源，保證了動(dòng)態(tài)挑選最佳時(shí)源；時(shí)源的選擇存在于初始同步，同步過程中外部時(shí)源切換、守時(shí)和守時(shí)恢復(fù)四種情況下，初始同步階段為對外部時(shí)源的選擇階段，當(dāng)外部時(shí)源同步且兩兩間差額在標(biāo)準(zhǔn)差額時(shí)間之內(nèi)時(shí)，按優(yōu)先級在同步的外部時(shí)源中選擇授時(shí)時(shí)源，同步過程中外部時(shí)源切換首先按照是否同步，然后外部時(shí)源間相位差是否位于標(biāo)準(zhǔn)差額時(shí)間之內(nèi)，最后按優(yōu)先級進(jìn)行選擇，當(dāng)所有外部時(shí)源失步時(shí)進(jìn)入守時(shí)階段即使用本地時(shí)源授時(shí)，當(dāng)又有外部時(shí)源同步時(shí)，首先按照是否與本地時(shí)源相位差位于標(biāo)準(zhǔn)差額時(shí)間之內(nèi)，然后按優(yōu)先級進(jìn)行選擇。
[0015]所述的提高授時(shí)輸出可靠性的時(shí)源選擇及切換方法，平滑跟蹤切換包括偏差時(shí)間、偏差標(biāo)準(zhǔn)時(shí)間和跟蹤時(shí)間，F(xiàn)PGA持續(xù)測量待換時(shí)源和原時(shí)源的偏差時(shí)間，在進(jìn)行時(shí)源切換時(shí)，觸發(fā)32位處理器執(zhí)行循環(huán)跟蹤，32位處理器在每次循環(huán)中增加一次跟蹤時(shí)間，直到偏差時(shí)間小于偏差標(biāo)準(zhǔn)時(shí)間，循環(huán)跟蹤停止，F(xiàn)PGA直接輸出待換時(shí)源的時(shí)間。
[0016]所述的提高授時(shí)輸出可靠性的時(shí)源選擇及切換方法，偏差標(biāo)準(zhǔn)時(shí)間為0.1 μ s-1 μ S0
[0017]所述的提高授時(shí)輸出可靠性的時(shí)源選擇及切換方法，跟蹤時(shí)間為0.1 μ s-0.5 μ S。
[0018]所述的提高授時(shí)輸出可靠性的時(shí)源選擇及切換方法，使用累加的方式來實(shí)現(xiàn)跟蹤，由于32位處理器中設(shè)有時(shí)間的循環(huán)周期，則在每個(gè)周期加一次跟蹤時(shí)間的方式來逐漸靠近待切換時(shí)源，而每增加一次跟蹤時(shí)間時(shí)，不會(huì)帶來過大的間跳，可以使授時(shí)設(shè)備接受，實(shí)現(xiàn)了平滑的跟蹤。
[0019]本發(fā)明與現(xiàn)有技術(shù)相比有益效果為:
[0020]所述的提高授時(shí)輸出可靠性的時(shí)源選擇及切換方法，通過時(shí)源處理單元按照同步、相位差和優(yōu)先級的先后選擇順序?qū)崟r(shí)動(dòng)態(tài)選擇最佳時(shí)源，使被授時(shí)設(shè)備實(shí)時(shí)接受最佳的授時(shí)設(shè)備授時(shí)，在切換授時(shí)設(shè)備時(shí)，由于兩個(gè)授時(shí)設(shè)備輸出的時(shí)間存在時(shí)差，本發(fā)明采用平滑跟蹤的方式切換，不使用直接切換的方式，而是將相位差均分成若干份，然后循環(huán)累加，使原時(shí)源逐漸向目標(biāo)時(shí)源靠近，實(shí)現(xiàn)切換，避免了過大的間跳。
【附圖說明】
[0021]圖1為本發(fā)明結(jié)構(gòu)示意圖；
[0022]圖2為切換過程功能框圖。
[0023]圖中:1、FPGA;2、32 位處理器。
【具體實(shí)施方式】
[0024]下面結(jié)合本發(fā)明