具有阻抗匹配的通信電路的制作方法
【技術(shù)領(lǐng)域】
[0001] 多種實(shí)施例的方面涉及通信（諸如在電子設(shè)備之間的通信）和相關(guān)阻抗匹配。
【背景技術(shù)】
[0002] 許多電子設(shè)備通過一個(gè)或多個(gè)通信信道彼此通信。確保這些通信的完整性是至 關(guān)重要的，并且也是難以實(shí)現(xiàn)的。例如，移動電話、PC、智能TV和平板產(chǎn)業(yè)通常需要具有晶 片級芯片規(guī)模封裝的小型集成電路（IC)，這使得可以在將IC安裝到主機(jī)和設(shè)備系統(tǒng)二者 的印刷電路板上之后減小該芯片的總高度。此外，這些系統(tǒng)進(jìn)行操作以便允許主機(jī)和設(shè)備 使用多種接口標(biāo)準(zhǔn)進(jìn)行通信，其中所述多種接口標(biāo)準(zhǔn)使用不同速度來操作（例如，lOGbps、 5. 4Gbps、5Gbps和8Gbps)。此外，信號完整性要求在較高數(shù)據(jù)速率（例如，IOGbps)下變得 更加重要。
[0003] 許多應(yīng)用易受到屬于返回?fù)p耗和/或插入損耗的信號損耗，當(dāng)信號被反射或丟失 時(shí)可能發(fā)生這種信號損耗。在一些實(shí)例中，這種損耗大約可以是_7dB的量級或更高，或可 能與所傳輸信號的能量的一半的丟失相關(guān)。此外，當(dāng)所反射的信號不是可再恢復(fù)的時(shí)，可能 出現(xiàn)問題。
[0004] 這些和其它事物給針對多種應(yīng)用且使用多種標(biāo)準(zhǔn)和速度來在設(shè)備之間進(jìn)行的通 信帶來了多種挑戰(zhàn)。

【發(fā)明內(nèi)容】

[0005] 多種示例實(shí)施例針對的是具有阻抗匹配的通信電路和它們的實(shí)現(xiàn)方案。
[0006] 根據(jù)示例實(shí)施例，一種裝置包括：集成電路（IC)芯片；以及芯片安裝結(jié)構(gòu)，固定所 述IC芯片并電在所述IC芯片的信號連接端子處連接到所述芯片。所述IC芯片還包括處 理電路和阻抗匹配電路。所述處理電路使信號沿著位于IC芯片中并與信號連接端子相連 的通信路徑傳送。阻抗匹配電路通過為所述通信路徑提供阻抗匹配來減小由于阻抗失配而 導(dǎo)致的信號損耗。其它實(shí)施例涉及根據(jù)這種基于裝置的方法進(jìn)行阻抗匹配的方法。
[0007] 另一實(shí)施例涉及一種裝置，包括：具有平坦表面和信號連接端子的芯片安裝結(jié)構(gòu)； IC芯片；以及阻抗匹配電路。所述IC芯片在與芯片安裝結(jié)構(gòu)的平坦表面相對的平坦表面 上具有信號連接端子，其中相應(yīng)的信號連接端子彼此相連。IC芯片包括：接口電路，經(jīng)過通 信鏈路（例如，USB線纜）與遠(yuǎn)程設(shè)備連接；以及處理電路，沿著通信路徑傳送從接口電路 接收到的信號，其中所述通信路徑包括在所述IC芯片之內(nèi)的互連電路并連接到信號連接 端子。阻抗匹配電路通過匹配接口電路處呈現(xiàn)的阻抗（例如，由所連線纜提供的阻抗），來 解決信號損耗問題。其它實(shí)施例涉及相關(guān)方法。
[0008] 以上描述/總結(jié)并不用于描述本公開的每個(gè)實(shí)施例或每個(gè)實(shí)施方案。以下附圖和 具體描述還例示了多種實(shí)施例。
【附圖說明】
[0009] 根據(jù)結(jié)合附圖的以下詳細(xì)描述，將更全面地理解多種示例實(shí)施例，附圖中：
[0010] 圖1示出了根據(jù)另一示例實(shí)施例的具有阻抗匹配方面的電路；
[0011] 圖2示出了根據(jù)另一示例實(shí)施例的包括阻抗匹配電路的另一電路；
[0012] 圖3示出了根據(jù)另一示例實(shí)施例的包括信號接收和發(fā)送管腳的用于設(shè)備連接的 電路；
[0013] 圖4示出了根據(jù)另一示例實(shí)施例的另一阻抗匹配電路；
[0014] 圖5示出了根據(jù)另一示例實(shí)施例的具有阻抗匹配的另一電路；
[0015] 圖6示出了根據(jù)另一示例實(shí)施例的具有阻抗匹配和差分電感器的電路；
[0016] 圖7示出了根據(jù)另一示例實(shí)施例的具有阻抗匹配和差分電感器的另一電路；
[0017] 圖8示出了根據(jù)另一示例實(shí)施例的在為阻抗匹配確定阻抗的過程中有用的電路 圖；
[0018] 圖9示出了根據(jù)另一示例實(shí)施例的在為高速開關(guān)中的返回?fù)p耗確定阻抗匹配的 過程中有用的電路圖；
[0019] 圖10示出了根據(jù)另一示例實(shí)施例的能夠減小信號損耗的高速復(fù)用器；
[0020] 圖11示出了根據(jù)另一示例實(shí)施例的能夠減小信號損耗的另一高速復(fù)用器；
[0021] 圖12示出了根據(jù)另一示例實(shí)施例的具有阻抗匹配（其中開關(guān)電容大于墊位電容 (pad capacitance))的電路；以及
[0022] 圖13示出了根據(jù)另一示例實(shí)施例的具有阻抗匹配（其中開關(guān)電容大于墊位電容） 的另一電路。
【具體實(shí)施方式】
[0023] 盡管這里討論的多種實(shí)施例應(yīng)該包括多種修改和備選形式，然而在附圖中示例性 地示出了并詳細(xì)描述了實(shí)施例的多個(gè)方面。然而，應(yīng)理解這么做的目的不是為了將本發(fā)明 限于所述的具體實(shí)施例。相反，而是為了涵蓋落在本公開范圍內(nèi)的所有修改、等同和替換， 所述本公開范圍包括由權(quán)利要求限定的多個(gè)方面。此外，貫穿本申請所用的術(shù)語"示例"僅 是說明性的，而不是為了進(jìn)行限制。
[0024] 據(jù)信，可將本公開的多個(gè)方面應(yīng)用于多種不同類型的涉及阻抗匹配的裝置、系統(tǒng) 和方法。盡管并非局限于此，然而可以通過對在該背景下的示例的討論認(rèn)識到本發(fā)明的多 個(gè)方面。
[0025] 多種示例實(shí)施例涉及通過在各個(gè)電路元件之間進(jìn)行阻抗匹配，降低/減小或消除 信號損耗（諸如返回?fù)p耗），來改善信號完整性?？梢詧?zhí)行這種方法以便有效地加寬帶寬并 減小插入損耗。在一些實(shí)現(xiàn)方案中，阻抗匹配涉及使用電感器（諸如，硅電感器），可以在芯 片規(guī)模的封裝產(chǎn)品上執(zhí)行阻抗匹配。在一些實(shí)施例中，使用片上或硅上電感器來執(zhí)行這種 阻抗匹配，所述片上或硅上電感器操作為以較高頻率在通信端口處提供更大的阻抗，從而 匹配向通信端口（例如，經(jīng)由連接對應(yīng)器件的通信線纜）呈現(xiàn)的阻抗（例如，通過使用片上 硅電感器和片上電容）。這種方法可以例如便于使用包含不足量的（或省略）一個(gè)或多個(gè) 電路連接器（諸如，焊線）（否則它們將提供阻抗）的封裝。
[0026] 本公開的多種方面可以使用多種不同類型的通信鏈路和相關(guān)協(xié)議/標(biāo)準(zhǔn)來實(shí)現(xiàn)。 例如，可以通過這種方式來執(zhí)行用于手持設(shè)備和個(gè)人計(jì)算機(jī)之間或計(jì)算機(jī)或媒體設(shè)備和外 圍設(shè)備之間的通信的高速復(fù)用器，以便改善返回和/或插入損耗。此外，可以使用這里所述 的方法來實(shí)現(xiàn)多種標(biāo)準(zhǔn)，例如Lightning和Thunderbolt、AUX、DDC、I2C以及具有USB、顯示 端口、PCI express、DDR3 和 USB 類型 C 的 SPI 〇
[0027] 在涉及具有輸入端子和輸出端子的設(shè)備（例如，源或沉（sink)設(shè)備）的特定實(shí)施 例中，將兩個(gè)娃電感器電路添加在容納互連的娃襯底內(nèi)，輸入和輸出端子中的每一個(gè)都連 有一個(gè)電感器電路。在一些實(shí)施例中，電感器電路是固定的，并操作用于提供設(shè)置阻抗，諸 如，可在所述設(shè)備正在服務(wù)時(shí)針對所需實(shí)施而實(shí)現(xiàn)的阻抗（例如，50歐姆）。在這種語境下， 可以將返回?fù)p耗表示為：
[0029] 其中ZS是朝信號源看去的阻抗，ZL是朝負(fù)載看去的阻抗。
[0030] 另一實(shí)施例涉及一種具有信號連接端子、處理電路和阻抗匹配電路（例如，可以 嵌入在IC的硅層中）的1C。處理電路沿著位于IC中并與信號連接端子相連的通信路徑傳 送信號。阻抗匹配電路通過匹配向信號連接端子呈現(xiàn)的阻抗來減小由于阻抗失配而引起的 信號損耗。例如，這種方法可以用于通過匹配呈現(xiàn)在IC和外部連接器（諸如，連接到外部 負(fù)載的USB線纜）之間的接口處的阻抗，改善信號完整性/減小信號損耗。還可以基于沿 該通信路徑傳送的信號的信號速度來進(jìn)一步實(shí)現(xiàn)阻抗。此外，可以實(shí)現(xiàn)這種方案：將信號連 接端子連接到芯片安裝結(jié)構(gòu)，芯片安裝結(jié)構(gòu)固定IC芯片，并在信號連接端子處電連接到IC 芯片（例如，并且將該芯片連接到接口 /外部線纜）。
[0031] 使用多種組件中的一個(gè)或多個(gè)組件實(shí)現(xiàn)阻抗匹配電路，以適合特定應(yīng)用。在一些 實(shí)施例中，阻抗匹配電路包括一個(gè)或多個(gè)電感器，所述一個(gè)或多個(gè)電感器通過與信號連接 端子的連接提供針對該通信路徑的阻抗匹配。這種端子可以轉(zhuǎn)而連接到在包括芯片安裝結(jié) 構(gòu)的封裝上的其它電路。在其它實(shí)施例中，阻抗匹配電路包括電感器，連同IC芯片中的電 容進(jìn)行操作，以便提供具有與經(jīng)由信號連接端子呈現(xiàn)的阻抗相匹配的阻抗的LC電路（例 如，通過創(chuàng)建與電容的共振）。在多種實(shí)施例中，在與其它電路（諸如，互連）的共同的襯底 上實(shí)現(xiàn)的阻抗匹配電路與其它電路是相分離的，以便減小或最小化與襯底內(nèi)的其它電路的 電感耦合。
[0032] 在一些實(shí)施例中，阻抗匹配電路進(jìn)行操作以便可變地與在接口處呈現(xiàn)的阻抗進(jìn)行 匹配。在一個(gè)這種實(shí)施例中，阻抗匹配電路包括可變電感器電路。檢測到外部阻抗，該外部 阻抗由外部負(fù)載和在該外部負(fù)載與信號連接端子之間的互連提供?；谒鶛z測到的阻抗， 動態(tài)修改可變電感器。在一些實(shí)施例中，使用長度可變的電感器電路來實(shí)現(xiàn)這種可變阻抗， 其中通過例如選擇性地連接和/或斷開電感器電路的部分來設(shè)置長度可變電感器電路的 長度。