通信系統(tǒng)的制作方法
【技術領域】
[0001]本申請總體涉及蜂窩式基站，并且更具體地，涉及串接式(cascading)基帶處理器。
【背景技術】
[0002]存在大量的蜂窩式基站，它們使用相同的無線接入技術(RAT)，諸如3G、時分同步的碼分多址接入(TD-SCDMA)、高速分組接入(HSPA)、雙載波HSPA (DC-HSPA),LTE等。這些基站可以具有不同的容量，以容納不同數量的并發(fā)用戶、不同的帶寬(BW)、不同數量的發(fā)射(TX)天線、不同數量的接收(RX)天線等。隨著蜂窩式技術變得更普遍，蜂窩操作者規(guī)劃并部署具有較寬的基站范圍的網絡，這些基站具有不同的大小和容量。

【發(fā)明內容】

[0003]根據本申請的一實施方式，提供了一種通信系統(tǒng)，該通信系統(tǒng)包括:第一從屬處理器，包括:第一數據端口，用于與主處理器交換數據；第一時鐘輸入端，用于接收來自主處理器的主時鐘信號；第一同步輸入端，用于接收來自主處理器的同步信號；第一可配置延時器，用于使第一從屬處理器時鐘與主處理器同步，第一從屬處理器時鐘響應于主時鐘信號和同步信號被同步；第一移頻器，用于設定第一從屬處理器頻率；第一射頻接收器，用于接收來自主處理器的射頻數據；第一組合器，用于組合第一從屬處理器的射頻數據和來自主處理器的射頻數據，以生成組合的射頻數據；以及第一射頻發(fā)射器，在第一從屬處理器頻率下操作，第一射頻發(fā)射器用于發(fā)射組合的射頻數據。
[0004]此外，根據該實施方式，該通信系統(tǒng)還包括:主處理器，主處理器包含:第一主數據端口，用于與第一從屬處理器交換數據；主時鐘輸入端，用于接收來自外部時鐘源的時鐘信號；主時鐘輸出端，用于傳輸主時鐘信號；主同步輸出端，用于傳輸同步信號；主移頻器，用于設定主處理器頻率；主射頻發(fā)射器，在主處理器頻率下操作，主射頻發(fā)射器用于發(fā)射來自主處理器的射頻數據。
[0005]此外，根據該實施方式，第一從屬處理器頻率與主處理器頻率相同。
[0006]此外，根據該實施方式，該系統(tǒng)還包括:第二從屬處理器，第二從屬處理器包含:第二數據端口，用于與主處理器交換數據；第二時鐘輸入端，用于接收主時鐘信號；第二同步輸入端，用于傳輸同步信號；第二可配置延時器，用于使第二從屬處理器時鐘與主處理器同步，第二從屬處理器時鐘響應于主時鐘信號和同步信號被同步；第二移頻器，用于設定第二從屬處理器頻率，第二從屬處理器頻率與主處理器頻率相同；第二射頻接收器，用于接收組合的射頻數據；第二組合器，用于組合第二從屬處理器的射頻數據和組合的射頻數據，以生成進一步組合的射頻數據；以及第二射頻發(fā)射器，在第二從屬處理器頻率下操作，第二射頻發(fā)射器用于發(fā)射進一步組合的射頻數據；以及在主處理器上的第二主數據端口，第二主數據端口與第二從屬處理器交換數據。
[0007]此外，根據該實施方式，主處理器頻率與第一從屬處理器頻率不同。
[0008]此外，根據該實施方式，第一從屬處理器進一步包括用于發(fā)射第一從屬處理器射頻數據的第二射頻發(fā)射器；以及主處理器進一步包括:主射頻接收器，用于接收第一從屬處理器射頻數據；主組合器，用于組合主處理器的射頻數據和第一從屬處理器射頻數據，以生成主組合的射頻數據；以及第二主射頻發(fā)射器，在主處理器頻率下操作，第二主射頻發(fā)射器用于發(fā)射主組合的射頻數據。
[0009]此外，根據該實施方式，第一從屬處理器進一步包括:第二射頻接收器，用于接收來自主處理器的射頻數據；第二組合器，用于組合第一從屬處理器的射頻數據和來自主處理器的射頻數據，以生成第二組合的射頻數據；以及第二射頻發(fā)射器，用于發(fā)射第二組合的射頻數據。
[0010]此外，根據該實施方式，主處理器進一步包括:主射頻發(fā)射器，用于將來自主處理器的射頻數據射頻數據發(fā)射至第一從屬處理器的第二射頻接收器。
[0011]根據本申請的另一實施方式，還提供了一種方法，包括以下步驟:使第二處理器的時鐘與第一處理器的時鐘同步；將第二處理器的頻率變?yōu)榈谝惶幚砥鞯念l率；組合來自第一處理器的數據和來自第二處理器的數據；以及發(fā)射組合的數據。
[0012]此外，該方法還包括以下步驟:使第三處理器的時鐘與第一處理器的時鐘同步；將第三處理器的頻率變?yōu)榈谝惶幚砥鞯念l率；進一步組合來自第三處理器的數據和組合的數據；以及發(fā)射進一步組合的數據。
[0013]此外，根據該另一實施方式，在第二處理器中組合來自第一處理器的數據和來自第二處理器的數據。
[0014]根據本申請的又一實施方式，還提供了一種系統(tǒng)，包括:第一處理器，用于在預定頻帶下操作，第一處理器包括用于接收外部時鐘信號的第一時鐘輸入端，第一處理器進一步響應于接收到外部時鐘信號以一時鐘速度進行操作，第一處理器包括用于發(fā)射第一數據組的第一發(fā)射器，第一處理器進一步包括用于輸出時鐘信號的第一時鐘輸出端，第一處理器進一步包括用于輸出同步信號的第一同步輸出端；以及第二處理器，用于在預定頻帶下操作，第二處理器包括用于接收來自第一時鐘輸出端的時鐘信號的第二時鐘輸入端，第二處理器進一步包括用于接收來自第一同步輸出端的同步信號的第二處理器同步輸入端，第二處理器響應于接收到時鐘信號和同步信號以時鐘速度進一步同步地操作，第二處理器包括用于接收第一數據組的第二處理器接收器，第二處理器進一步包括用于組合第二數據組和第一數據組以生成組合的數據組的第二處理器組合器。
[0015]此外，根據該又一實施方式，第二處理器進一步包括用于補償第一處理器的傳播延時的第二處理器可配置延時器。
[0016]此外，根據該又一實施方式，該系統(tǒng)還包括:在第二處理器上的第二發(fā)射器，第二發(fā)射器用于發(fā)射組合的數據組；以及第三處理器，用于在預定頻帶下操作，第三處理器包括用于接收時鐘信號的第三時鐘輸入端，第三處理器進一步包括用于接收同步信號的第三處理器同步輸入端，第三處理器響應于接收到時鐘信號和同步信號以預定時鐘速度進一步同步地操作，第三處理器包括用于接收組合的數據組的第三處理器接收器，第三處理器進一步包括第三處理器組合器，用于組合第三數據組和組合的數據組，以生成進一步組合的數據組。
[0017]此外，根據該又一實施方式，該系統(tǒng)還包括第三處理器上的第三發(fā)射器，第三發(fā)射器用于發(fā)射進一步的組合數據組。
[0018]此外，根據該又一實施方式，第三處理器進一步包括用于補償第二處理器的傳播延時的第三處理器可配置延時器，第三處理器可配置延時器進一步補償第一處理器的傳播延時。
【附圖說明】
[0019]參考附圖可更好地理解本申請的多個方面。附圖中的組件無需按比例繪制，而強調的重點在于清楚地說明本申請的原理。此外，在附圖中，相同的參考標號表示所有幾個圖中的相應部件。
[0020]圖1是示出了包括傳輸調制解調器塊(transmit modem block)的基帶處理器的一個實施方式的不圖。
[0021]圖2是示出了圖1的傳輸調制解調器塊的一個實施方式的示圖。
[0022]圖3是示出了圖1的三個處理器串接在一起的系統(tǒng)的一個實施方式的示圖。
[0023]圖4是示出了圖1的兩個處理器串接在一起的系統(tǒng)的一個實施方式的示圖。
[0024]圖5是示出了使用圖1的一個處理器的系統(tǒng)的一個實施方式的示圖。
[0025]圖6是示出了圖1的兩個處理器串接在一起的系統(tǒng)的另一實施方式的示圖。
[0026]圖7是示出了包括不同傳輸調制解調器塊的基帶處理器的另一實施方式的示圖。
[0027]圖8是示出了圖7的傳輸調制解調器塊的一個實施方式的示圖。
[0028]圖9是示出了圖7的兩個處理器串接在一起的系統(tǒng)的一個實施方式的示圖。
【具體實施方式】
[0029]使用相同的無線接入技術(RAT (例如，3G、TD-SCDMA、HSPA、DC-HSPA、LTE等)的蜂窩式基站可具有不同的容量，以容納不同數量的并發(fā)用戶、不同的帶寬(BW)、不同數量的發(fā)射(TX)和/或接收(RX)天線等。如此，針對每個可能的配置設計不同的系統(tǒng)是繁雜且耗費成本的任務。
[0030]在此處說明的系統(tǒng)和方法中，處理器被串接在一起以提供不同的配置。這些不同的配置導致基站的容量更高、一個頻帶上的并發(fā)用戶的數量增加、和/或若干載波聚集，同時仍僅適用一個射頻(RF)芯片組。這些實施方式的一些將產生了某些RAT (諸如DC-HSPA、Rel-9HSPA、HSPA++, LTE-Advanced)的有利特性。
[0031]簡要地說，處理器在時間和頻率上是一致的，并且每個處理器均具有與