一種解速率匹配的方法、裝置和接收側(cè)設(shè)備的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及通信領(lǐng)域，尤其涉及一種解速率匹配的方法、裝置和接收側(cè)設(shè)備。
【背景技術(shù)】
[0002] 長(zhǎng)期演進(jìn)化TE,LongTermEvolution)是第H代移動(dòng)通信（3G, ：3rd-Generation) 技術(shù)的演進(jìn)，它改進(jìn)并增強(qiáng)了 3G的空中接入技術(shù)，W正交頻分復(fù)用（0抑M，化thogonal Rrequen巧DivisionMultiplexing)和多輸入多輸出（MIM0,Multiple-I噸ut Multiple-Ou化ut)技術(shù)為基礎(chǔ)的新一代無線網(wǎng)絡(luò)，在20M監(jiān)頻譜帶寬下能夠提供下行 lOOMbit/s與上行50Mbit/s的峰值速率，改善了小區(qū)邊緣用戶的性能，提高了小區(qū)容量和 頻譜利用率，降低了系統(tǒng)延遲。根據(jù)LTE的技術(shù)標(biāo)準(zhǔn)3GPPTS36. 211/3GPPTS36. 212協(xié)議文 件，對(duì)于LTE上下行業(yè)務(wù)信道來說，發(fā)送側(cè)(對(duì)下行業(yè)務(wù)信道為eNodeB，對(duì)上行業(yè)務(wù)信道為 肥）的處理流程如圖1所示，經(jīng)過循環(huán)兀余碼（CRC，切clicalRe化ndan巧化eck)校驗(yàn)101、 碼塊分割102、化rbo編碼103、速率匹配104、碼塊級(jí)聯(lián)105、加擾106、調(diào)制107、層映射108、 預(yù)編碼109、資源映射110、產(chǎn)生OFDM符號(hào)111。在接收側(cè)(對(duì)下行業(yè)務(wù)信道為eNodeB，對(duì)上 行業(yè)務(wù)信道為肥）接收處理流程如圖2所示，包括接收天線數(shù)據(jù)201、解(FDM符號(hào)202、解 MIM0203、解調(diào)204、解擾205、解碼塊級(jí)聯(lián)206、解速率匹配207、混合自動(dòng)重傳請(qǐng)求（HARQ， HybridAutomaticRepeatRequest)合并 208、解碼 209、解CRC210 等。
[0003] 每個(gè)碼塊對(duì)應(yīng)一個(gè)速率匹配過程，每一個(gè)速率匹配的輸入為化rbo編碼的輸出， 即并行的H路：卻"、聲1和化=0，…，K-1)。所述速率匹配過程結(jié)構(gòu)上包含3個(gè)對(duì) H路分別進(jìn)行處理的交織器子過程、1個(gè)匯總的比特收集子過程、W及1個(gè)比特選擇和裁剪 子過程，如圖3所示。H路數(shù)據(jù)經(jīng)過各自獨(dú)立的子塊交織器，按行讀入數(shù)據(jù)，并在行數(shù)為R、 列數(shù)為32的交織矩陣的前面填充啞元NU化，按列交換之后，逐列讀出數(shù)據(jù)；然后，將H路 經(jīng)過交織后的數(shù)據(jù)vr、嗦'和咕1化=0,…，K-1)匯總到比特收集模塊，依次輸入第一 路數(shù)據(jù)，交替放置第二路和第H路數(shù)據(jù)；最后，從kO開始，跳過比特收集模塊數(shù)據(jù)中的啞元NU化，依次取e個(gè)有效的數(shù)據(jù)，作為速率匹配的輸出。
[0004] 解速率匹配是速率匹配的逆過程，傳統(tǒng)的解速率匹配方法包括H個(gè)部分；比特恢 復(fù)、比特分離、解子塊交織，如圖4。上述H個(gè)過程的具體實(shí)現(xiàn)為：
[000引 比特恢復(fù)：
[000引（1)求出W下參數(shù)海個(gè)碼塊的長(zhǎng)度、速率匹配子塊交織時(shí)添加的啞元個(gè)數(shù)心循 環(huán)緩存器的長(zhǎng)度Ntb、啞元在循環(huán)緩存器中的位置、速率匹配輸出時(shí)的起始地址k。、碼塊的物 理信道比特?cái)?shù)量e;
[0007] (2)將輸入序列從k。地址開始，依次輸入到循環(huán)緩存器中，若當(dāng)前地址為啞元，往 循環(huán)緩存器寫0,否則將輸入數(shù)據(jù)寫入；當(dāng)?shù)刂愤f增到Ntb時(shí)，重新回到0地址；
[0008] (3)根據(jù)e和Ntb進(jìn)行解重復(fù)或者解打孔過程，也就是速率匹配中比特選擇和裁剪 的逆過程；解重復(fù)就是對(duì)比特選擇剪裁時(shí)重復(fù)發(fā)送的數(shù)據(jù)進(jìn)行合并，解打孔就是將比特選 擇剪裁過程中打掉的數(shù)據(jù)恢復(fù)為0。
[0009] 比特分離；比特分離與速率匹配中的比特收集對(duì)應(yīng)，它將比特恢復(fù)后的數(shù)據(jù)從循 環(huán)緩存器中執(zhí)照一定順序讀出，分離成3個(gè)子塊。其中，前RX32個(gè)數(shù)據(jù)寫入子塊交織器S， 后2RX32個(gè)數(shù)據(jù)交替寫入解子塊交織器P1和解子塊交織器P2 ;R是交織矩陣的行數(shù)。
[0010] 解子塊交織：對(duì)3個(gè)子塊，分別按列輸入，列交換后再按行輸出，并在輸出數(shù)據(jù)時(shí) 刪除子塊交織時(shí)添加的啞元。
[0011] 現(xiàn)有技術(shù)中對(duì)于LTE的解速率匹配方法，存在處理方法復(fù)雜、硬件資源消耗巨大、 處理時(shí)間較長(zhǎng)的問題。

【發(fā)明內(nèi)容】

[0012] 為解決W上技術(shù)問題，本發(fā)明實(shí)施例提供了一種解速率匹配的方法、裝置和接收 側(cè)設(shè)備。
[0013] 本發(fā)明實(shí)施例提供一種解速率匹配的方法，包括：
[0014] 獲取待處理的新數(shù)據(jù)，并基于所述待處理的新數(shù)據(jù)執(zhí)行比特恢復(fù)/比特分離，得 到比特恢復(fù)/比特分離后的數(shù)據(jù)寫入碼塊數(shù)據(jù)存儲(chǔ)器；
[0015] 對(duì)所述碼塊數(shù)據(jù)存儲(chǔ)器中存儲(chǔ)的數(shù)據(jù)進(jìn)行解子塊交織處理；
[0016] 將所述解子塊交織處理后的輸出數(shù)據(jù)與獲取的待處理的歷史數(shù)據(jù)進(jìn)行混合自動(dòng) 重傳請(qǐng)求HARQ合并處理，并將HARQ合并結(jié)果輸出。
[0017] 其中，所述基于待處理的新數(shù)據(jù)執(zhí)行比特恢復(fù)/比特分離，將比特恢復(fù)/比特分離 后的數(shù)據(jù)寫入碼塊數(shù)據(jù)存儲(chǔ)器，包括：
[0018] 在每個(gè)碼塊處理開始，先對(duì)所述碼塊數(shù)據(jù)存儲(chǔ)器清零，再?gòu)乃龃a塊數(shù)據(jù)存儲(chǔ)器 中讀取數(shù)據(jù)，將所述從碼塊數(shù)據(jù)存儲(chǔ)器中讀取的數(shù)據(jù)W及獲取的所述新數(shù)據(jù)進(jìn)行合并和比 特分離后寫入所述碼塊數(shù)據(jù)存儲(chǔ)器。
[0019] 其中，所述碼塊存儲(chǔ)器中的碼塊數(shù)據(jù)分系統(tǒng)位、校驗(yàn)1位、校驗(yàn)2位H路存儲(chǔ)，每路 又根據(jù)數(shù)據(jù)比特分離后在交織矩陣中的順序，分為兩個(gè)子存儲(chǔ)器，即：
[0020] 每路數(shù)據(jù)比特分離后的前半部分存入一個(gè)子存儲(chǔ)器，后半部分存入另一個(gè)子存儲(chǔ) 器，H路共有6個(gè)子存儲(chǔ)器。
[0021] 其中，所述解子塊交織處理包括；根據(jù)輸出數(shù)據(jù)的順序，計(jì)算其進(jìn)行子塊交織后的 次序，得到其在所述碼塊數(shù)據(jù)存儲(chǔ)器中的地址并讀出數(shù)據(jù)。
[0022] 本發(fā)明實(shí)施例還提供一種解速率匹配的裝置，該裝置包括：
[0023] 參數(shù)處理與控制模塊，用于獲取任務(wù)參數(shù)，解析、處理所述任務(wù)參數(shù)并分發(fā)給其它 各模塊；
[0024] 新數(shù)據(jù)輸入模塊，用于獲取和緩存待處理的新數(shù)據(jù)；
[002引解重復(fù)/解打孔模塊，用于基于所述待處理的新數(shù)據(jù)執(zhí)行比特恢復(fù)/比特分離，將 比特恢復(fù)/比特分離后的數(shù)據(jù)寫入所述碼塊數(shù)據(jù)存儲(chǔ)器；
[0026] 碼塊數(shù)據(jù)存儲(chǔ)器，用于存儲(chǔ)比特恢復(fù)/比特分離后的數(shù)據(jù)；
[0027] 解子塊交織模塊，用于對(duì)所述碼塊數(shù)據(jù)存儲(chǔ)器中存儲(chǔ)的數(shù)據(jù)進(jìn)行解子塊交織處 理；
[0028] 混合自動(dòng)重傳請(qǐng)求HARQ數(shù)據(jù)輸入模塊，用于獲取和緩存待處理的歷史數(shù)據(jù)；
[0029] HARQ合并模塊，用于將所述解子塊交織模塊輸出的數(shù)據(jù)和HARQ數(shù)據(jù)輸入模塊輸 出的歷史數(shù)據(jù)合并；
[0030] HARQ數(shù)據(jù)輸出模塊，用于緩存和輸出HARQ合并結(jié)果。
[0031] 其中，所述基于待處理的新數(shù)據(jù)執(zhí)行比特恢復(fù)/比特分離，將比特恢復(fù)/比特分離 后的數(shù)據(jù)寫入碼塊數(shù)據(jù)存儲(chǔ)器，包括：
[0032] 所述解重復(fù)/解打孔模塊在每個(gè)碼塊處理開始，先對(duì)所述碼塊數(shù)據(jù)存儲(chǔ)器清零， 再?gòu)乃鲂聰?shù)據(jù)輸入模塊中W及碼塊數(shù)據(jù)存儲(chǔ)器中同時(shí)讀取數(shù)據(jù)，進(jìn)行合并和比特分離后 寫入所述碼塊數(shù)據(jù)存儲(chǔ)器。
[0033] 其中，所述碼塊存儲(chǔ)器進(jìn)一步用于，分系統(tǒng)位、校驗(yàn)1位、校驗(yàn)2位H路存儲(chǔ)碼塊數(shù) 據(jù)，每路又根據(jù)數(shù)據(jù)比特分離后在交織矩陣中的順序，分為兩個(gè)子存儲(chǔ)器，即；
[0034] 每路數(shù)據(jù)比特分離后的前半部分存入一個(gè)子存儲(chǔ)器，后半部分存入另一個(gè)子存儲(chǔ) 器，H路共有6個(gè)子存儲(chǔ)器。
[0035] 其中，所述解子塊交織模塊進(jìn)一步用于，根據(jù)輸出數(shù)據(jù)的順序，計(jì)算其進(jìn)行子塊交 織后的次序，得到其在所述碼塊數(shù)據(jù)存儲(chǔ)器中的地址并讀出數(shù)據(jù)。
[0036] 本發(fā)明還提供一種數(shù)據(jù)通信的接收側(cè)設(shè)備，所述設(shè)備包括前述實(shí)施例所述的解速 率匹配的裝置。
[0037] 本發(fā)明實(shí)施例所提供的一種解速率匹配的方法、裝置和接收側(cè)設(shè)備，簡(jiǎn)化了處理 復(fù)雜度，節(jié)省了硬件資源消耗，提高了工作效率。
【附圖說明】
[0038] 圖1為現(xiàn)有技術(shù)中LTE業(yè)務(wù)信道發(fā)送側(cè)的數(shù)據(jù)處理流程示意圖；
[0039] 圖2為現(xiàn)有技術(shù)中LTE業(yè)務(wù)信道接收側(cè)的數(shù)據(jù)處理流程示意圖；
[0040] 圖3為現(xiàn)有技術(shù)中LTE業(yè)務(wù)信道發(fā)送側(cè)的速率匹配的處理過程示意圖；
[0041] 圖4為現(xiàn)有技術(shù)中LTE業(yè)務(wù)信道接收側(cè)的解速率匹配的處理過程示意圖；
[0042] 圖5為本發(fā)明實(shí)施例的一種解速率匹配裝置的結(jié)構(gòu)示意圖；
[0043] 圖6為本發(fā)明實(shí)施例中碼塊大小是8的奇數(shù)倍時(shí)，碼塊數(shù)據(jù)存儲(chǔ)器各個(gè)子RAM的 存儲(chǔ)符號(hào)示意圖；
[0044] 圖7為本發(fā)明實(shí)施例中碼塊大小是8的偶數(shù)倍時(shí)，碼塊數(shù)據(jù)存儲(chǔ)器各個(gè)子RAM的 存儲(chǔ)符號(hào)示意圖；
[0045] 圖8為本發(fā)明實(shí)施例的一種解速率匹配的方法的處理流程圖一；
[0046] 圖9為本發(fā)明實(shí)施例中解重復(fù)/解打孔的示意圖；
[0047] 圖10為本發(fā)明實(shí)施例的解重復(fù)/解打孔的處理流程圖；
[0048] 圖11為本發(fā)明實(shí)施例中nd=20,R=4時(shí)，系統(tǒng)位和校驗(yàn)1位路數(shù)據(jù)列變換前后啞元 的位置示意圖；
[0049] 圖12為本發(fā)明實(shí)施例中nd=20，R=4時(shí)，校驗(yàn)2位數(shù)據(jù)列變前換后啞元的位置示意 圖；
[0050] 圖13為本發(fā)明實(shí)施例中子RAM有效符號(hào)數(shù)低H位為2時(shí)，各子RAM按處理單元編 址的存儲(chǔ)結(jié)構(gòu)示意圖；
[0051] 圖14為本發(fā)明實(shí)施例的中子RAM有效符號(hào)數(shù)低H位為6時(shí)，各子RAM按處理單元 編址的存儲(chǔ)結(jié)構(gòu)示意圖；
[0052] 圖15為本發(fā)明實(shí)施例中系統(tǒng)位和校驗(yàn)1位解子塊交織時(shí)的修正因子和列號(hào)、Nd的 關(guān)系7]^意圖；
[005引圖16為本發(fā)明實(shí)施例中校驗(yàn)2位解子塊交織時(shí)的修正因子和列號(hào)、ND的關(guān)系示 意圖；
[0054] 圖17為本發(fā)明實(shí)施例中系統(tǒng)位和校驗(yàn)1位子塊交織前后各列的列號(hào)示意圖；
[0055] 圖18為本發(fā)明實(shí)施例中校驗(yàn)2位子塊交織前后各列的列號(hào)示意圖；
[0056] 圖19為本發(fā)明實(shí)施例的一種解速率匹配的方法的處理流程圖二。
【具體實(shí)施方式】
[0057] 下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明的技術(shù)方案進(jìn)一步詳細(xì)闡述。
[0058] 本發(fā)明實(shí)施例提供一種用于LTE業(yè)務(wù)信道包括HARQ合并的解速率匹配的實(shí)現(xiàn)裝 置和方法。在此實(shí)施例中，系統(tǒng)將傳輸塊（TB)的速率匹配參數(shù)和HARQ合并參數(shù)下發(fā)給本 裝置；本裝置通過數(shù)據(jù)總線從系統(tǒng)讀取待處理的新數(shù)據(jù)和歷史數(shù)據(jù)，寫出HARQ合并結(jié)果； 每個(gè)數(shù)據(jù)軟符號(hào)占用一個(gè)字節(jié)。
[0059] 本發(fā)明實(shí)施例的一種解速率匹配的裝置如圖5所示，主要包括：
[0060] 參數(shù)處理與控制模塊501，用于獲取和分發(fā)任務(wù)參數(shù)；任務(wù)參數(shù)W