一時鐘上升沿按照RD-對高位3bit進行編碼；
上述極性偏差RD負責控制串行數(shù)據(jù)流中的直流平衡，在整個編碼中起到紐帶作用，將5b/6b編碼和3b/4b有選擇的連接起來，RD只有正負兩種狀態(tài):RD+和RD-，分別表明數(shù)據(jù)流中“O ”的個數(shù)不小于“ I ”的個數(shù)和“ I ”的個數(shù)比“O ”的個數(shù)多；
二、通過奇偶校驗的方法對5bit編碼后的6bit進行計算不均等性Disp，并根據(jù)結果確定當前的RD是否需要改變，如果6bit的Disp為O則RD不需要變化，否則取反；
所述不均等性Disp是指數(shù)據(jù)流中“I”和“O”的個數(shù)差，
三、根據(jù)6bit確定的RD數(shù)據(jù)確定的3bit編碼的輸出:若為RD-則直接輸出4bit;若為RD+則根據(jù)3bit是否在001，010，101，110之中，在則直接輸出4bit，反之則對4bit按位取反后輸出，并且對輸出的4bit計算RD值，這一 RD值作為本組1bit的編碼結果極性，當下一組Sbit數(shù)據(jù)編碼時，根據(jù)這一 4bit的RD為指導依據(jù)。
[0017]在8b/10b編碼中為盡可能減小RL的長度，規(guī)定編碼后的“I” “O”的位數(shù)只可能發(fā)生三種情況:4個“ I”和6個“0”，5個“ I”和5個“0”，6個“ I”和4個“0”，對應這三種情況的不均等性Disp分別為--2,0, +2 ；
上述游程長度指數(shù)據(jù)流中連續(xù)“I”或連續(xù)“O”的最大位數(shù)，并且在編碼后1bit數(shù)據(jù)流的游程長度要求不能大于5。
[0018]所述RD的兩種狀態(tài)由1bit編碼中“I”和“O”的個數(shù)決定下一狀態(tài)，如果當前輸出的1bit的不均等性Disp為0，則次狀態(tài)保持不變，否則RD反轉。
[0019]實施例:
在塊分組法中，通常用字符HGFEDCBA來表示編碼前的8位二進制數(shù)，則低5位是EDCBA,高3位就是HGF。5b/6b編碼后6位二進制數(shù)的表示方式為abcdei，而3b/4b編碼后4位二進制數(shù)的表示方式為fghj，最后合成的10位二進制數(shù)為abcdeifghj。
[0020]如附圖1、圖2所示，實現(xiàn)對Sbit分組編碼的簡單化，以局部查找表的方法簡化編碼工作，并且通過RD對編碼進行指導，保證在一個時鐘內確定編碼結果。注意在圖2中對HGF=Ill時候分為兩種，一般情況下使用P7，但當Disp>0且e=i=0或Disp〈0且e=i=l時，使用A7代替P7。
[0021]圖3表示RD的狀態(tài)轉換，RD只有正負兩種狀態(tài)，由1bit編碼中“ I”和“O”的個數(shù)決定下一狀態(tài)，如果當前輸出的1bit的Disp為0，則次狀態(tài)保持不變，否則RD反轉。
[0022]圖4是3b/4b編碼，5b/6b編碼和RD控制模塊示意圖。兩個分組編碼模塊進行分別的編碼和局部Disp的計算，然后都輸出給RD控制模塊。RD通過輸入的Disp進行RD的判斷和對兩組編碼是否取反的控制。從而改變原來塊分組法中由先計算5b/6b編碼的RD然后控制3b/4b編碼的輸出再進行整合的的方式，對編碼后的數(shù)據(jù)取反判斷均由RD控制模塊判斷實現(xiàn)同步編碼。
[0023]上述【具體實施方式】僅是本發(fā)明的具體個案，本發(fā)明的專利保護范圍包括但不限于上述【具體實施方式】，任何符合本發(fā)明的一種對8b/10b編碼方式的改進方法的權利要求書的且任何所述技術領域的普通技術人員對其所做的適當變化或替換，皆應落入本發(fā)明的專利保護范圍。
【主權項】
1.一種對8b/10b編碼方式的改進方法，其特征在于，首先把I節(jié)8bit字節(jié)拆分成5bit和3bit，然后在極性偏差RD控制器的控制下以并列方式對兩組字節(jié)進行編解碼，最后整合輸出1bit碼字，其具體實現(xiàn)過程為: 一、RD的初始化值為RD-，在時鐘上升沿時按照RD-完成第一個8bit數(shù)據(jù)低5位5bit編碼，同時在同一時鐘上升沿按照RD-對高位3bit進行編碼； 上述極性偏差RD負責控制串行數(shù)據(jù)流中的直流平衡，在整個編碼中起到紐帶作用，將5b/6b編碼和3b/4b有選擇的連接起來，RD只有正負兩種狀態(tài):RD+和RD-，分別表明數(shù)據(jù)流中“O ”的個數(shù)不小于“ I ”的個數(shù)和“ I ”的個數(shù)比“O ”的個數(shù)多； 二、通過奇偶校驗的方法對5bit編碼后的6bit進行計算不均等性Disp，并根據(jù)結果確定當前的RD是否需要改變，如果6bit的Disp為O則RD不需要變化，否則取反； 所述不均等性Disp是指數(shù)據(jù)流中“ I”和“O”的個數(shù)差； 三、根據(jù)6bit確定的RD數(shù)據(jù)確定的3bit編碼的輸出:若為RD-則直接輸出4bit;若為RD+則根據(jù)3bit是否在001，010，101，110之中，在則直接輸出4bit，反之則對4bit按位取反后輸出，并且對輸出的4bit計算RD值，這一 RD值作為本組1bit的編碼結果極性，當下一組Sbit數(shù)據(jù)編碼時，根據(jù)這一 4bit的RD為指導依據(jù)。
2.根據(jù)權利要求1所述的一種對8b/10b編碼方式的改進方法，其特征在于，在8b/10b編碼中為減小游程長度RL的長度，規(guī)定編碼后的的位數(shù)只可能發(fā)生三種情況:4個“ I”和6個“0”，5個“ I”和5個“0”，6個“ I”和4個“0”，對應這三種情況的不均等性Disp分別為:-2,0,+2 ； 上述游程長度指數(shù)據(jù)流中連續(xù)“I”或連續(xù)“O”的最大位數(shù)，并且在編碼后1bit數(shù)據(jù)流的游程長度要求不能大于5。
3.根據(jù)權利要求2所述的一種對8b/10b編碼方式的改進方法，其特征在于，所述RD的兩種狀態(tài)由1bit編碼中“I”和“O”的個數(shù)決定下一狀態(tài)，如果當前輸出的1bit的不均等性Disp為0，則次狀態(tài)保持不變，否則RD反轉。
【專利摘要】本發(fā)明公開了一種對8b/10b編碼方式的改進方法，其具體實現(xiàn)過程為：把1節(jié)8bit字節(jié)拆分成5bit和3bit，然后在極性偏差RD（running disparity）控制器的控制下以并列方式編解碼。該一種對8b/10b編碼方式的改進方法與現(xiàn)有技術相比，經過改進可以實現(xiàn)簡化碼表，降低功耗，而且相對于傳統(tǒng)的塊分組的方法，增強了編碼的實時性，提高了編碼的工作效率，實用性強。
【IPC分類】H04L1-00
【公開號】CN104579583
【申請?zhí)枴緾N201510065551
【發(fā)明人】王振江, 徐強
【申請人】浪潮電子信息產業(yè)股份有限公司
【公開日】2015年4月29日
【申請日】2015年2月9日