一種銥星通信信號(hào)接收裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及衛(wèi)星通信技術(shù)領(lǐng)域，具體而言，涉及一種銥星通信信號(hào)接收裝置。
【背景技術(shù)】
[0002]目前國(guó)內(nèi)尚無(wú)對(duì)銥星通信系統(tǒng)偵察對(duì)抗的專(zhuān)用接收機(jī)。然而為適應(yīng)我軍未來(lái)信息作戰(zhàn)和當(dāng)前反恐維穩(wěn)的需求，我們需要截獲一些衛(wèi)星通信信號(hào)，以為信息作戰(zhàn)和反恐提供信息保障，現(xiàn)有技術(shù)中需要利用接收機(jī)平臺(tái)進(jìn)行實(shí)現(xiàn)。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于提供一種銥星通信信號(hào)接收裝置，以解決上述的問(wèn)題。
[0004]在本發(fā)明的實(shí)施例中提供了一種銥星通信信號(hào)接收裝置，包括:預(yù)處理器、FPGA處理器及DSP處理器；
[0005]所述預(yù)處理器，用于按預(yù)設(shè)規(guī)則對(duì)接收的銥星通信信號(hào)進(jìn)行采樣量化，得到銥星數(shù)字信號(hào)；
[0006]所述FPGA處理器，用于對(duì)所述銥星數(shù)字信號(hào)進(jìn)行數(shù)字下變頻及數(shù)字濾波，得到銥星信道信號(hào)；
[0007]所述DSP處理器，用于對(duì)所述銥星信道信號(hào)進(jìn)行基帶解調(diào)解碼后，輸出解調(diào)銥星通信信號(hào)。
[0008]本發(fā)明上述實(shí)施例的銥星通信信號(hào)接收裝置通過(guò)FPGA處理器對(duì)銥星通信信號(hào)進(jìn)行數(shù)字下變頻及數(shù)字濾波，DSP處理器對(duì)FPGA處理器輸出的銥星信道信號(hào)進(jìn)行基帶解調(diào)解碼后輸出解調(diào)銥星通信信號(hào)，由此實(shí)現(xiàn)對(duì)銥星通信信號(hào)的接收。
【附圖說(shuō)明】
[0009]圖1示出了本發(fā)明實(shí)施例中銥星通信信號(hào)接收裝置的一種結(jié)構(gòu)示意圖；
[0010]圖2示出了本發(fā)明實(shí)施例中銥星通信信號(hào)接收裝置的另一種結(jié)構(gòu)示意圖；
[0011]圖3及圖4示出了本發(fā)明實(shí)施例銥星通信信號(hào)接收裝置中第一接收器的結(jié)構(gòu)示意圖；
[0012]圖5示出了本發(fā)明實(shí)施例銥星通信信號(hào)接收裝置中第二接收器的結(jié)構(gòu)示意圖；
[0013]圖6及圖7示出了本發(fā)明實(shí)施例銥星通信信號(hào)接收裝置中第三接收器的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0014]下面通過(guò)具體的實(shí)施例子并結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步的詳細(xì)描述。
[0015]本發(fā)明實(shí)施例中提供一種銥星通信信號(hào)接收裝置，如圖1所示，主要包括:預(yù)處理器11、FPGA處理器12及DSP處理器13 ；
[0016]預(yù)處理器11，用于按預(yù)設(shè)規(guī)則對(duì)接收的銥星通信信號(hào)進(jìn)行采樣量化，得到銥星數(shù)字信號(hào);
[0017]FPGA處理器12，用于對(duì)所述銥星數(shù)字信號(hào)進(jìn)行數(shù)字下變頻及數(shù)字濾波，得到銥星信道信號(hào)；
[0018]DSP處理器13，用于對(duì)所述銥星信道信號(hào)進(jìn)行基帶解調(diào)解碼后，輸出解調(diào)銥星通信信號(hào)。
[0019]本發(fā)明實(shí)施例的銥星通信信號(hào)接收裝置通過(guò)FPGA處理器12對(duì)銥星通信信號(hào)進(jìn)行數(shù)字下變頻及數(shù)字濾波，DSP處理器13對(duì)FPGA處理器12輸出的銥星信道信號(hào)進(jìn)行基帶解調(diào)解碼后輸出解調(diào)銥星通信信號(hào)，由此實(shí)現(xiàn)對(duì)銥星通信信號(hào)的接收。
[0020]本發(fā)明實(shí)施例中的銥星通信信號(hào)接收裝置除可以接收銥星通信信號(hào)外，還能發(fā)送用戶(hù)輸入的用戶(hù)數(shù)字消息。
[0021]具體地，銥星通信信號(hào)接收裝置中還包括:用戶(hù)消息接收器、數(shù)模轉(zhuǎn)換器及濾波器；
[0022]所述用戶(hù)消息接收器，用于接收用戶(hù)輸入的用戶(hù)數(shù)字消息，具體地，如圖2所示，通過(guò)網(wǎng)口 16或串口 15接收用戶(hù)輸入的用戶(hù)數(shù)字消息。
[0023]DSP處理器13，還用于對(duì)所述用戶(hù)數(shù)字消息進(jìn)行編碼、交織及調(diào)制生成用戶(hù)數(shù)字傳輸信號(hào)；
[0024]FPGA處理器12，還用于將所述用戶(hù)數(shù)字傳輸信號(hào)進(jìn)行幀映射、上變頻處理，得到用戶(hù)傳輸混頻信號(hào)；
[0025]數(shù)模轉(zhuǎn)換器(DAC) 114，用于對(duì)所述用戶(hù)傳輸混頻信號(hào)轉(zhuǎn)換為模擬傳輸信號(hào)；濾波器113，用于對(duì)所述模擬傳輸信號(hào)濾波后進(jìn)行發(fā)送。
[0026]因?yàn)殂炐峭ㄐ判盘?hào)接收裝置在接收銥星通信信號(hào)的過(guò)程中需DSP對(duì)所述銥星信道信號(hào)進(jìn)行基帶解調(diào)解碼，在接收用戶(hù)輸入的用戶(hù)數(shù)字消息的過(guò)程中需DSP處理器13對(duì)所述用戶(hù)數(shù)字消息進(jìn)行編碼、交織及調(diào)制生成用戶(hù)數(shù)字傳輸信號(hào)，為減輕DSP處理器13運(yùn)算速度及信號(hào)數(shù)據(jù)處理壓力，DSP的處理功能由兩個(gè)DSP處理器13完成。如圖2所示，在銥星通信信號(hào)接收裝置中，DSP處理器13包括第一 DSP處理芯片及第二 DSP處理芯片；所述第一 DSP處理芯片及所述第二 DSP處理芯片均與FPGA處理器12連接，圖2中第一 DSP處理芯片記為DSPla，第二 DSP處理芯片記為DSP2b。
[0027]其中DSPla主要用于接收銥星通信信號(hào)時(shí)對(duì)所述銥星信道信號(hào)進(jìn)行基帶解調(diào)解碼輸出解調(diào)銥星通信信號(hào)；為實(shí)現(xiàn)該功能，如圖2所示，DSPla主要包括解調(diào)模塊al、解交織模塊a2及譯碼模塊a3，解調(diào)模塊al、解交織模塊a2及譯碼模塊a3依次連接。具體地，解調(diào)模塊al、解交織模塊a2及譯碼模塊a3分別用于對(duì)FPGA處理器12輸出的銥星信道信號(hào)進(jìn)行解調(diào)、解交織及譯碼處理，以輸出解調(diào)銥星通信信號(hào)。
[0028]如圖2所示，DSP2b主要用于發(fā)送用戶(hù)輸入的用戶(hù)數(shù)字消息時(shí)對(duì)所述用戶(hù)數(shù)字消息進(jìn)行編碼、交織及調(diào)制生成用戶(hù)數(shù)字傳輸信號(hào)；為實(shí)現(xiàn)該功能，DSP2b主要包括編碼模塊b3、交織模塊b2及調(diào)制模塊bl，編碼模塊b3、交織模塊b2及調(diào)制模塊bl依次連接。
[0029]如圖2所示，銥星通信信號(hào)接收裝置中包括的預(yù)處理器11包括放大器111及模數(shù)轉(zhuǎn)換器(ADC) 112 ;放大器111與ADC112連接；放大器111，用于對(duì)接收的銥星通信信號(hào)進(jìn)行放大；ADC112，用于按預(yù)設(shè)采樣速率對(duì)放大后的所述銥星通信信號(hào)進(jìn)行采樣量化，得到銥星數(shù)字信號(hào)。
[0030]如圖2所示，F(xiàn)PGA處理器12包括:下變頻處理器(DDC) 121及數(shù)字濾波模塊122 ；DDC121分別與數(shù)字濾波模塊122及ADC112連接；數(shù)字濾波模塊122與解調(diào)模塊al連接。其中DDC121用于對(duì)模數(shù)轉(zhuǎn)換器輸出的銥星數(shù)字信號(hào)進(jìn)行數(shù)字下變頻，數(shù)字濾波模塊122，用于對(duì)DDC121輸出的信號(hào)進(jìn)行數(shù)字濾波，輸出得到銥星信道信號(hào)。
[0031]另外，如圖2所示，在FPGA處理器12中還包括:依次連接的信號(hào)形成模塊124及上變頻處理模塊(DUC123)，分別用于對(duì)用戶(hù)數(shù)字傳輸信號(hào)進(jìn)行幀映射及上變頻處理。
[0032]如圖2所示，銥星通信信號(hào)接收裝置中還包括微控制器MCU14 ;MCU14與FPGA處理器12連接，通過(guò)MCU14對(duì)FPGA處理器12進(jìn)行控制。
[0033]在銥星通信信號(hào)接收裝置中還包括SMA接口 ；所述SMA接口用于接收所述銥星通信信號(hào)；SMA接口還用于發(fā)送用戶(hù)的模擬傳輸信號(hào)。
[0034]進(jìn)一步，在銥星通信信號(hào)接收裝置中還包括串口 15，串口 15與MCU14連接。
[0035]在銥星通信信號(hào)接收裝置中還包括網(wǎng)口 16，網(wǎng)口 16與DSP處理器13連接。
[0036]本發(fā)明實(shí)施例中，串口 15及網(wǎng)口 16均可以實(shí)現(xiàn)將接收到的且轉(zhuǎn)換輸出的解調(diào)銥星通信信號(hào)進(jìn)行輸出；另外，串口 15及網(wǎng)口 16均可以用于接收用戶(hù)輸入的用戶(hù)數(shù)字消息。
[0037]本發(fā)明實(shí)施例中的銥星通信信號(hào)接收裝置，能夠解調(diào)解碼出振鈴信道信號(hào)、廣播振鈴信道信號(hào)及業(yè)務(wù)信道信號(hào)，為了實(shí)現(xiàn)上述功能，在銥星信號(hào)接收裝置中FPGA處理器12與第一 DSP處理芯片按預(yù)設(shè)規(guī)則配合形成用于解碼輸出振鈴信道信號(hào)的振鈴信道接收器；
[0038]FPGA處理器12與所述第二 DSP處理芯片按預(yù)設(shè)規(guī)則配合分別形成用于解碼輸出廣播信道信號(hào)的廣播信道接收器、用于解碼輸出申請(qǐng)信道信號(hào)的申請(qǐng)信道接收器及用于解碼輸出雙向業(yè)務(wù)信道信號(hào)的雙向業(yè)務(wù)信道接收器。
[0039]所述振鈴信道接收器與所述廣播信道接收器配合形成第一接收器；
[0040]所述振鈴信道接收器與所述申請(qǐng)信道接收器配合形成第二接收器；
[0041]所述振鈴信道接收器與所述雙向業(yè)務(wù)信道接收器配合形成第三接收器。
[0042]本發(fā)明實(shí)施例中，進(jìn)一步給出第一接收器、第二接收器及第三接收器的具體結(jié)構(gòu)。
[0043]第一接收器能夠解析解碼一路振鈴信道信號(hào)和多路廣播信道信號(hào)。
[0044]如圖3所示，第一接收器中，用于解析振鈴信道信號(hào)的結(jié)構(gòu)包括:FPGA處理器12中包括用于解析解碼振鈴信道信號(hào)的下變頻處理器(DDC)121及數(shù)字濾波模塊122，在FPGA處理器12中還包括:多普勒測(cè)量模塊125、信號(hào)判斷模塊126及FIFO模塊127 ；
[0045]具體地，DDC121包括正弦變頻輸出端及余弦變頻輸出端；
[0046]所述正弦變頻輸出端及所述余弦變頻輸出端分別與一路數(shù)字濾波模塊122連接；
[0047]兩路數(shù)字濾波模塊122的輸出端均與多普勒測(cè)量模塊125連接；
[0048]多普勒測(cè)量模塊125、信號(hào)判斷模塊126及FIFO模塊127依次連接。
[0049]如圖3所示，數(shù)字濾波模塊122包括:CIC抽取濾波器、HR抽取濾波器及FIR整形濾波器；所述CIC抽取濾波器、HR抽取濾波器及FIR整形濾波器依次連接。
[0050]FIFO模塊127的輸出端與DSPla的輸入端連接，如圖4所示，DSPla中的解調(diào)模塊al包括采樣點(diǎn)選擇器、頻偏校正器、相偏校正器及信號(hào)解調(diào)器；
[0051]如圖4所示，譯碼模塊a3包括維特比譯碼器、CRC校驗(yàn)器及信息解析器；
[0052]所述