一種pci-e接口傳輸qpi報(bào)文的實(shí)現(xiàn)方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路設(shè)計(jì)領(lǐng)域，具體地說是一種PC1-E接口傳輸QPI報(bào)文的實(shí)現(xiàn)方法。
【背景技術(shù)】
[0002]隨著計(jì)算機(jī)技術(shù)以及集成電路技術(shù)的飛速發(fā)展，高性能的計(jì)算機(jī)系統(tǒng)越來越成為經(jīng)濟(jì)社會發(fā)展的需要。這就需要研究服務(wù)器系統(tǒng)內(nèi)存擴(kuò)展、多處理器互連等技術(shù)來提高系統(tǒng)性能，以上技術(shù)需要研制相關(guān)的功能芯片來實(shí)現(xiàn)。目前intel處理器采用QPI接口實(shí)現(xiàn)外部互連，QPI接口傳輸速率高、協(xié)議復(fù)雜，這就為功能芯片的設(shè)計(jì)和驗(yàn)證帶來挑戰(zhàn)。因此采用成熟的PC1-E設(shè)計(jì)技術(shù)通過PC1-E接口傳輸QPI報(bào)文可以有效降低功能芯片設(shè)計(jì)和驗(yàn)證的難度和風(fēng)險(xiǎn)，同時可以大大降低驗(yàn)證平臺設(shè)計(jì)的復(fù)雜度。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種PC1-E接口傳輸QPI報(bào)文的實(shí)現(xiàn)方法。
[0004]本發(fā)明的技術(shù)方案是按以下方式實(shí)現(xiàn)的，采用PC1-E接口代替QPI物理層，實(shí)現(xiàn)PC1-E接口的內(nèi)存擴(kuò)展、訪問與維護(hù)；
PC1-E接口傳輸QPI報(bào)文的設(shè)計(jì)結(jié)構(gòu)包括:檢測電路、PC1-E接口模塊、PC1-E與QPI接口轉(zhuǎn)化配置模塊和QPI上層邏輯接口模塊，在高效率實(shí)施QPI協(xié)議驗(yàn)證，以及QPI相關(guān)芯片驗(yàn)證時，可有效提高驗(yàn)證效率，減少硬件設(shè)計(jì)復(fù)雜度。
[0005]上述PC1-E接口可實(shí)現(xiàn)X4、X8、X16接口模式，并且可由檢測電路確定最終的鏈路傳輸通道數(shù)。
[0006]本發(fā)明的有益效果是:檢測電路的特性，主要是指在PC1-E外部傳輸鏈路傳輸寬度選擇時，判斷鏈路的故障情況，如果某些鏈路存在傳輸故障，那么整個傳輸鏈路采用降級使用的方式提高傳輸鏈路的可用性，例如X16降級為X8，X8降級為X4 ;PC1-E接口模塊的特性，主要是指在傳輸鏈路的底層數(shù)據(jù)傳輸層采用PC1-E接口實(shí)現(xiàn)，因PC1-E接口物理設(shè)計(jì)風(fēng)險(xiǎn)低、實(shí)現(xiàn)難度小，可以大大降低驗(yàn)證平臺設(shè)計(jì)風(fēng)險(xiǎn)，縮短項(xiàng)目周期。PC1-E與QPI接口轉(zhuǎn)化配置模塊的特性，主要是指采用數(shù)據(jù)報(bào)文映射的方式實(shí)現(xiàn)各種PC1-E接口傳輸模式與QPI接口傳輸模式的轉(zhuǎn)化對接，即底層物理傳輸層與上層協(xié)議處理層之間的轉(zhuǎn)化對接。QPI上層接口模塊的特性，主要是指接收經(jīng)過映射轉(zhuǎn)化的PC1-E接口數(shù)據(jù)，轉(zhuǎn)化成QPI報(bào)文數(shù)據(jù)，交由上層進(jìn)行功能處理或者協(xié)議處理。這種PC1-E接口傳輸QPI報(bào)文的實(shí)現(xiàn)方法所具有的上述優(yōu)點(diǎn)，使得其彌補(bǔ)了直接設(shè)計(jì)QPI接口難度大、風(fēng)險(xiǎn)高、周期長的不足，采用多種數(shù)據(jù)映射關(guān)系實(shí)現(xiàn)X16、X8、X4各種PC1-E傳輸模式與QPI傳輸模式的全映射，大大提高了系統(tǒng)的可用性，在QPI協(xié)議相關(guān)芯片的開發(fā)設(shè)計(jì)、驗(yàn)證調(diào)試過程中，可有效降低芯片的設(shè)計(jì)難度和驗(yàn)證風(fēng)險(xiǎn)，可大大縮短芯片開發(fā)周期，具有很高的技術(shù)價(jià)值。
【具體實(shí)施方式】
[0007]下面對本發(fā)明的一種PC1-E接口傳輸QPI報(bào)文的實(shí)現(xiàn)方法作以下詳細(xì)說明。
[0008]本發(fā)明的一種PC1-E接口傳輸QPI報(bào)文的實(shí)現(xiàn)方法，采用PC1-E接口代替QPI物理層，實(shí)現(xiàn)PC1-E接口的內(nèi)存擴(kuò)展、訪問與維護(hù)；
PC1-E接口傳輸QPI報(bào)文的設(shè)計(jì)結(jié)構(gòu)包括:檢測電路、PC1-E接口模塊、PC1-E與QPI接口轉(zhuǎn)化配置模塊和QPI上層邏輯接口模塊，在高效率實(shí)施QPI協(xié)議驗(yàn)證，以及QPI相關(guān)芯片驗(yàn)證時，可有效提高驗(yàn)證效率，減少硬件設(shè)計(jì)復(fù)雜度。
[0009]PC1-E接口可實(shí)現(xiàn)X4、X8、X16接口模式，并且可由檢測電路確定最終的鏈路傳輸通道數(shù)。例如鏈路實(shí)現(xiàn)X16模式，通過檢測電路的檢測功能，若有鏈路存在鏈接故障可降級成X8模式，同理，可降級成X4模式。最終的鏈路傳輸寬度由檢測電路模塊通知PC1-E接口配置模塊和PC1-E QPI接口轉(zhuǎn)化控制模塊，實(shí)現(xiàn)PC1-E物理層的配置和鏈路轉(zhuǎn)化模塊的配置。
[0010]全寬模式QPI鏈路為20通道，80位的數(shù)據(jù)報(bào)文分布在20個數(shù)據(jù)通道進(jìn)行傳輸，其中通道O和通道I傳輸?shù)氖荂RC校驗(yàn)位。半寬模式QPI鏈路為10通道，80位的數(shù)據(jù)報(bào)文分布在10個通道進(jìn)行傳輸，其中通道O傳輸?shù)氖荂RC校驗(yàn)位。四分之一寬QPI鏈路為5通道，80位的數(shù)據(jù)報(bào)文分布在5個通道進(jìn)行傳輸，其中通道O的部分位傳輸?shù)氖荂RC校驗(yàn)位。[0011 ] 當(dāng)PC1-E接口寬度為X16時，全寬、半寬、四分之一寬的QPI報(bào)文數(shù)據(jù)可以分別與X16的PC1-E接口進(jìn)行無差錯的接口映射。
[0012]當(dāng)PC1-E接口寬度為X8時，全寬、半寬、四分之一寬的QPI報(bào)文數(shù)據(jù)可以分別與X8的PC1-E接口進(jìn)行無差錯的接口映射。
[0013]當(dāng)PC1-E接口寬度為X4時，全寬、半寬、四分之一寬的QPI報(bào)文數(shù)據(jù)可以分別與X4的PC1-E接口進(jìn)行無差錯的接口映射。
[0014]本發(fā)明的一種PC1-E接口傳輸QPI報(bào)文的實(shí)現(xiàn)方法其加工制作非常簡單方便，按照說明書所示即可加工。
[0015]除說明書所述的技術(shù)特征外，均為本專業(yè)技術(shù)人員的已知技術(shù)。
【主權(quán)項(xiàng)】
1.一種PC1-E接口傳輸QPI報(bào)文的實(shí)現(xiàn)方法，其特征在于采用PC1-E接口代替QPI物理層，實(shí)現(xiàn)PC1-E接口的內(nèi)存擴(kuò)展、訪問與維護(hù)； PC1-E接口傳輸QPI報(bào)文的設(shè)計(jì)結(jié)構(gòu)包括:檢測電路、PC1-E接口模塊、PC1-E與QPI接口轉(zhuǎn)化配置模塊和QPI上層邏輯接口模塊，在高效率實(shí)施QPI協(xié)議驗(yàn)證，以及QPI相關(guān)芯片驗(yàn)證時，可有效提高驗(yàn)證效率，減少硬件設(shè)計(jì)復(fù)雜度。
2.根據(jù)權(quán)利要求1所述的一種PC1-E接口傳輸QPI報(bào)文的實(shí)現(xiàn)方法，其特征在于PC1-E接口可實(shí)現(xiàn)X4、X8、X16接口模式，并且可由檢測電路確定最終的鏈路傳輸通道數(shù)。
【專利摘要】本發(fā)明提供一種PCI-E接口傳輸QPI報(bào)文的實(shí)現(xiàn)方法，采用PCI-E接口代替QPI物理層，實(shí)現(xiàn)PCI-E接口的內(nèi)存擴(kuò)展、訪問與維護(hù)；PCI-E接口傳輸QPI報(bào)文的設(shè)計(jì)結(jié)構(gòu)包括：檢測電路、PCI-E接口模塊、PCI-E與QPI接口轉(zhuǎn)化配置模塊和QPI上層邏輯接口模塊。這種PCI-E接口傳輸QPI報(bào)文的實(shí)現(xiàn)方法所具有的上述優(yōu)點(diǎn)，采用多種數(shù)據(jù)映射關(guān)系實(shí)現(xiàn)X16、X8、X4各種PCI-E傳輸模式與QPI傳輸模式的全映射，大大提高了系統(tǒng)的可用性，在QPI協(xié)議相關(guān)芯片的開發(fā)設(shè)計(jì)、驗(yàn)證調(diào)試過程中，可有效降低芯片的設(shè)計(jì)難度和驗(yàn)證風(fēng)險(xiǎn)，可大大縮短芯片開發(fā)周期。
【IPC分類】H04L29-06, H04L1-00
【公開號】CN104539579
【申請?zhí)枴緾N201410717134
【發(fā)明人】王恩東, 胡雷鈞, 李仁剛
【申請人】浪潮集團(tuán)有限公司
【公開日】2015年4月22日
【申請日】2014年12月3日