專利名稱：靈活的cdma合并器的制作方法
技術領域：
本發(fā)明涉及一種合并器，用于把來自預定數(shù)目的輸入中的數(shù)字數(shù)據(jù)抽樣合并為一個預定數(shù)目的輸出，例如從一個預定數(shù)目的信道，到數(shù)字通信系統(tǒng)的一個預定數(shù)目的載波。
在電信系統(tǒng)中，大量的信道，例如包含話音或數(shù)據(jù)信號的用戶信道，可以通過同一傳輸介質(例如通過同一射頻頻帶)一起發(fā)射。用于把用戶信道的數(shù)據(jù)放在傳輸介質上的許多接入方案是公知的。例如其中一類傳輸方案在一個射頻頻帶中同時發(fā)射多個不同的用戶信道，按照這樣一種方式，它們既在時域中又在頻域中重疊。一種熟知的此類接入方案是CDMA(碼分多址)方案。
雖然本發(fā)明并不局限于CDMA方案而是可以用于任意數(shù)字通信系統(tǒng)，在這些數(shù)字通信系統(tǒng)中，來自預定數(shù)目的輸入(例如用戶信道或者一些預添加的信道)中的若干數(shù)字數(shù)據(jù)抽樣必須被靈活地合并到預定數(shù)目的輸出(例如載波)上，但本發(fā)明特別涉及一種靈活的CDMA合并器，其中，數(shù)字數(shù)據(jù)抽樣通過在CDMA無線電通信系統(tǒng)的基站中產(chǎn)生的加權碼片來表示。
在一個CDMA通信系統(tǒng)中，把一個(地理)區(qū)域分成被稱作扇區(qū)的好幾個區(qū)間。在每個扇區(qū)中，至少一個或者可能多個載波被使用，在此每個載波表示一個特定的頻帶。在每個扇區(qū)內，載波可以含有不同數(shù)目的信道。在下列說明中，術語″扇區(qū)-載波″表示基本上一個特定扇區(qū)與一個特定載波(頻帶)的組合。合并器3的任務是合并所有信道的數(shù)據(jù)，其必須在一個特定扇區(qū)中并且在一個特定載波上被發(fā)射。因此，合并器3本質上是一個加法器，它把屬于一個給定扇區(qū)載波的所有信道的非連續(xù)瞬時值加起來。如

圖1所示，這里可以有m個扇區(qū)載波sc－1，sc－2，…，sc－m。典型情況下，在一個CDMA發(fā)射機中，對于每個這樣的扇區(qū)載波，要相加的信道數(shù)由硬件配置來固定。由于一個單獨的(但是完全相同的)合并器硬件被用于每個扇區(qū)載波，這造成在基站收發(fā)信臺BTS的每個扇區(qū)載波上的信道數(shù)目相等。另一方面，與信道的此固定相等數(shù)目相反，一個CDMA系統(tǒng)的網(wǎng)絡運營者實際上要面對每個扇區(qū)載波中的不同負荷。因此，網(wǎng)絡運營者愿意為每個扇區(qū)載波配置一個可變數(shù)目的用戶信道。例如，在高速公路上的一個基站收發(fā)信臺BTS在覆蓋這條高速公路的扇區(qū)中需要一個較高數(shù)目的用戶信道，而其他扇區(qū)(例如覆蓋一個鄉(xiāng)下或者多山區(qū)域)可以只必須處理少數(shù)幾個用戶信道。而且，在單獨扇區(qū)中的負荷可能還要隨時間變化，例如在高峰時間，假日時節(jié)或者商展期間等等。
因此，每一扇區(qū)載波具有一個固定數(shù)目的信道意味著對于所有的扇區(qū)載波，網(wǎng)絡運營者必須始終提供一個高數(shù)目的用戶信道而不論在一個特定的時刻點上實際上是不是需要它們。
因此，希望為網(wǎng)絡運營者提供一種靈活的合并器，其允許網(wǎng)絡運營者根據(jù)系統(tǒng)中的負載狀態(tài)配制每一扇區(qū)載波的可用信道數(shù)目。利用該靈活的合并器，網(wǎng)絡運營者可以獲得具有處理某一信道總數(shù)的性能的一個標準基站收發(fā)信臺BTS，并且可以使該基站收發(fā)信臺BTS適應于在扇區(qū)和載波上的實際的信道分配，而不浪費資源。該靈活的合并器也可以向供應商返回利益用較低成本使他的設備適應顧客的需要。
當在一個特定扇區(qū)載波中要合并的信道數(shù)目是固定的并且不隨時間改變時，可以使用如圖2-1所示并且用參考數(shù)字3-1表示的一個合并器。在這個合并器3-1中，把信道1，2，3，4不變地合并在扇區(qū)載波sc－1上，而把n－3，n－2，n－1，n合并在扇區(qū)載波sc－m上。在加法器ADD1中信道被分別成對地相加，并且存儲在中間的觸發(fā)器FF1中，隨后通過一加法器ADD2把相應的輸出相加，然后把加法器ADD2的輸出存儲在另外一個中間的觸發(fā)器FF2中。對于m個扇區(qū)載波的每一個必須提供這類電路。對于圖2-1中的這個例子，在此每一扇區(qū)載波的4個信道被合并，n(信道總數(shù))等于m*4(m扇區(qū)載波數(shù))。圖2-1中的合并器3-1有這樣的缺點在扇區(qū)載波上不變地合并這些信道而且，合并器3-1需要一可相當擴展的硬件，因為各個電路需要被提供m次。
圖2-2表示允許降低硬件復雜性的一個合并器3-2。在由與本申請相同的申請人申請的EP 98 121 518.9中描述了這樣的一個合并器。基本上，在圖2-2中的合并器3-2包括m個加法器ADD5，m個觸發(fā)器FF5以及m個觸發(fā)器FF6。觸發(fā)器FF5的輸出端分別被耦合到加法器ADD5的輸入端，加法器ADD5還接收一個相應的多路復用器MUX的輸出端，該多路復用器MUX也被提供m次。類似于圖2-1中，如果圖2-2中4個信道(例如1，2，3，4或n－3，n－2，n－1，n)要被再一次合并在每個扇區(qū)載波上，那么各個加法器ADD5和各個多路復用器MUX必須操作在四倍的碼片速率CLK上，以便在單個碼片周期1/CLK中增加相應四個信道的每一個的一個加權碼片。因此圖2-2中的限制因素是加法器的最高工作頻率。
圖2-2的合并器3-2提供比合并器3-1更多的靈活性，例如由于每一扇區(qū)載波用合并8個信道代替4個信道，加法器ADD5可以以兩倍的速率(即8*CLK)操作，并且MUX可以被提供8個輸入來代替4個輸入，同時在合并器3-1中將需要進一步分級的相加級。然而，靈活性問題，即，例如1只可被用于輸出端sc－1，同樣存在。
圖2-3表示提高靈活性的一種合并器3-3。在圖2-3中的電路是如圖2-1所示的電路的改進。在圖2-3中，合并器3-3包括在相應的加法器ADD3的每個輸入端處的若干多路復用器MUX。對于每個扇區(qū)載波，例如扇區(qū)載波sc－1，加法器ADD3和觸發(fā)器FF3被提供n/2次，而多路復用器MUX被提供n次。一個控制信號sel被應用到單獨的多路復用器MUX，以便允許在單個扇區(qū)載波上把預定個數(shù)的n個信道相加。如果某些信道未被配置給一個扇區(qū)載波，則通過應用到多路復用器的信號sel把它們設置為0。雖然由于合并器3-3允許在任意期望的扇區(qū)載波上合并任意輸入用戶信道，使得圖2-3中的電路比圖2-2中的更靈活，但是為了實現(xiàn)該電路，還是需要一擴展的硬件。
本發(fā)明的目的是提供一種合并器，它可以以一種靈活的方式把一個預定數(shù)目的用戶信道合并在一個預定數(shù)目的載波上而不必使用復雜的硬件。目的的解決方案根據(jù)本發(fā)明通過一種合并器來解決此目的，該合并器用于把來自一個預定數(shù)目n的輸入端中的數(shù)字數(shù)據(jù)抽樣合并在一個預定數(shù)目m的輸出端上，所述數(shù)字數(shù)據(jù)抽樣具有一個預定比特寬度并且并行地到達所述合并器處，因為數(shù)據(jù)組分別由以一個預定公共抽樣速率CLK來自每個輸入端中的一個數(shù)據(jù)抽樣組成，包括k個子處理單元SU1，SU2，…SUi－1，SUi，…SUk，其每一個都包括一個輸入寄存器，用于以時鐘頻率CLK/k對到達的數(shù)據(jù)組進行下降抽樣和存儲；以及一個多路復用/加法裝置，用于接收存儲在所述輸入寄存器中的所述數(shù)據(jù)組并且用于以所述時鐘頻率CLK/k進行輸出，對于所述m個輸出的每一個，通過預定的所述存儲數(shù)據(jù)抽樣的相加分別形成相加的數(shù)據(jù)抽樣；以及一個選擇器，用于以所述公共數(shù)據(jù)速率CLK從所述子處理單元的所述多路復用/加法裝置中周期性地選擇由所述m個相加的數(shù)據(jù)抽樣組成的一個相應的輸出數(shù)據(jù)組；并且其中，子處理單元SUi的輸入寄存器的抽樣相位相對于子處理單元SUi－1的輸入寄存器的抽樣相位被延遲1/CLK，其中i在2，…K的范圍內。
這樣的一個合并器提供了兩種靈活性，即，每個輸入信道可以到達每個輸出端并且在一個輸出端上要合并的輸入信道的數(shù)目可以從輸出到輸出變化。本發(fā)明的本質思想是提供多個子處理單元，其每一個在每個第k碼片周期(即以速率CLK/k)處被提供一個相應的數(shù)據(jù)抽樣組。在子處理單元中，以比碼片速率更高的一個附加抽樣速率來執(zhí)行選擇和相加。每個子處理單元的輸出是輸出(扇區(qū)載波)1到m的一個中間下降抽樣的結果。選擇器讀出這些中間結果并把它們交織，以便以碼片速率CLK形成一個結果。
因此，代替象在圖2-3中提供大量的多路復用器，本發(fā)明的基本概念是提供子處理單元k次，同時增加子處理單元中的處理速率。因此，靈活性被保持而硬件復雜度被最小化。因此，可以降低硬件成本。優(yōu)選實施例在子處理單元中的每個加法器最好可以包括一個第一加法器寄存器，接受由所述多路復用器以所述時鐘頻率OS*CLK所選擇的所述抽樣；和一個相加單元，把來自所述第一加法器寄存器的輸出和來自加法器多路復用器的輸出作為輸入進行接收，并且把所述輸入的相加抽樣輸出給一個第二加法器寄存器，該第二加法器寄存器以所述時鐘頻率OS*CLK接受所述相加抽樣，所述加法器多路復用器把來自所述第二加法器寄存器的輸出和一個數(shù)字″0″信號作為輸入進行接收，類似于如圖2-2所示的加法器。
在從屬權利要求中列出了本發(fā)明另外的優(yōu)選實施例。在下文中，將參考本發(fā)明的優(yōu)選實施例描述本發(fā)明?？墒?，應當指出，在說明書中公開的教導不局限于當前被認為是本發(fā)明最佳方式的特別優(yōu)選實施例。即，在說明書、附圖以及權利要求基礎上的本發(fā)明的各種修改和變化是可能的。特別地，本發(fā)明可以包括這些實施例其由已經(jīng)在說明中分別描述和/或在附加的權利要求中列出的特征的組合所產(chǎn)生。
應當指出，在附圖中相同的參考數(shù)字表示在各處相同的或者類似的部分。在下文中，將參考圖3描述本發(fā)明的原理。發(fā)明原理圖3表示按照本發(fā)明原理操作的一個合并器CMB的原理方框圖。應該注意，圖3和隨后的圖是指一個CDMA通信系統(tǒng)，其中，如圖1所示，數(shù)字數(shù)據(jù)抽樣是來自擴展器/功率加權單元2的相應加權碼片輸出。然而，本發(fā)明可以被應用到任何其他應用中(例如一個瑞克接收機中)，其中來自多個輸入的數(shù)字數(shù)據(jù)抽樣要以一種非常靈活的方式被合并在若干輸出上。
如圖3所示，數(shù)字數(shù)據(jù)抽樣，例如加權碼片(每一組具有一個預定比特寬度，如下說明)在所述合并器CMB處并行地到達。在圖3中，一個″加權碼片組″表示例如在t0和t1之間到達的抽樣。因此，一組加權碼片精確地由n個加權碼片組成，即每一信道一個碼片。如參考圖1所說明的，加權碼片的數(shù)據(jù)組以一個預定公共抽樣速率(碼片速率)CLK到達。應該理解，在CDMA系統(tǒng)中，每個加權碼片由一個預定數(shù)目的比特組成。加權碼片組以碼片速率按照一種特定的方式被應用到子處理單元SU1，SU2，…，SUk。總的來說，對于所有子處理單元，有k個子處理單元SU1，SU2，…，SUk和一個選擇器M3被提供。正如用選擇器M3右邊的模塊″出(out)″所表示的，來自合并器CMB的輸出″出″是m個扇區(qū)載波的m個相加(合并)加權碼片。來自選擇器M3的輸出也具有與碼片速率相等的速率。
在圖3中，在左邊的模塊″入″中的每個小正方形框對應于每個信道的一個加權碼片，而在選擇器M3右邊的模塊″出″中的小正方形框對應于相加的數(shù)據(jù)抽樣，即一個預定數(shù)目的數(shù)字數(shù)據(jù)抽樣，即對于每個扇區(qū)載波已經(jīng)以每個輸出時鐘周期1/CLK合計了一個預定數(shù)目的信道。雖然在左邊正方形框和在右邊正方形框使用的陰影線是相同的，但是應該理解，在右邊的框對應于相加加權碼片，然而在左邊的框對應于每一信道的單個加權碼片。
正如在子處理單元SU1的右邊用箭頭所表示的，每個子處理單元計算m個扇區(qū)載波的數(shù)字數(shù)據(jù)抽樣的合并。即，對照于如圖2-1、圖2-2和圖2-3所示的現(xiàn)有技術的合并器，在圖3中本發(fā)明的合并器中，沒有哪個硬件(甚至部分硬件)是特別專用于一個特定的扇區(qū)載波?？墒?，有一個硬件子處理單元計算所有扇區(qū)載波的輸出值(相加的數(shù)字數(shù)據(jù)抽樣)。因為一個這樣的子處理單元不能以碼片速率產(chǎn)生所有結果，所以在下降抽樣輸入序列上工作的k個子處理單元被使用以便獲得更多時間來在一個子處理單元內按順序計算所有扇區(qū)載波的結果。對于一組加權碼片，在已經(jīng)計算出一個子處理單元內的所有m個結果之后，即對于從預定用戶信道采集的一組數(shù)字數(shù)據(jù)抽樣，選擇器M3轉換相應于這個子處理單元的所有結果，并輸出一組m個數(shù)值。在精確的一個碼片周期之后，選擇器M3讀出來自下一子處理單元，例如子處理單元SU2的所有結果。如在選擇器M3右邊的模塊″出″中所示，結果是在碼片周期tk-tk＋1中，子處理單元SU1輸出它的結果，即所有的m個扇區(qū)載波的相加加權碼片。這接著是在下一碼片周期中來自子處理單元SU2的輸出，并且這繼續(xù)直到子處理單元SUk在以t2k－1開始的時鐘周期中輸出它的結果為止。正好在讀出來自子處理單元SUk中的數(shù)據(jù)末端處是子處理單元SU1，它已經(jīng)完成了它的選擇和下一組加權碼片的相加處理，因此在以t2k開始的碼片周期中再一次讀出子處理單元SU1。
正如之前說明的，該處理被因此分配給k個子處理單元，不過其必須操作在一個更高的(即附加抽樣)速率上。所以，沒有子處理單元專用于一個特定的信道。相應地提供子處理單元SU1，SU2…，SUk用于合并所有扇區(qū)載波相應的加權碼片，并且選擇器M3執(zhí)行子處理單元的一個周期讀取。人們可以說每個子處理單元專用于以比碼片速率低k倍的一個速率來合并信道，并且以這個降低的速率產(chǎn)生所有扇區(qū)載波的輸出，即，SU1用于碼片周期tk-tk＋1，t2k-t2k＋1等等，SU2用于以tk＋1，t2k＋1等等開始的碼片周期。
為了選擇器M3可以分別訪問或者讀出在相應的碼片周期中的相應的子處理單元SU1，…SU2，…SUk，子處理單元必須以一個更高的速度運轉，以便在最壞情況下每個子處理單元也能夠產(chǎn)生每一k/CLK周期(即不是每一1/CLK周期)m個相加加權碼片，該m個相加加權碼片由來自所有n個信道的加權碼片的相加而來。
因此，如果n表示信道數(shù)，而k表示子處理單元數(shù)，那么對于每個子處理單元內的相加過程，必須使用OS＝n/k的一個附加抽樣速率OS。這用表示在每個子處理單元上面的數(shù)據(jù)組的矩形模塊b11、b12、b2、b3來表示。即，相應的加權碼片組必須被保存k個碼片周期，即用于輸入并保持新數(shù)據(jù)在子處理單元中的時鐘速率為CLK/k，如果CLK表示在輸入端處的碼片速率的話。由于選擇器M3周期性地讀出來自k個子處理單元的數(shù)據(jù)，所以很清楚，子處理單元對于k個碼片周期內的n個輸入碼片和m個扇區(qū)載波必須完成它們的數(shù)據(jù)值合并(相加)。
即，由于每個子處理單元必須以CLK/k的速率(為了計算m個結果)相加至多n個加權碼片，所以它的加法器必須以n*CLK/k(即以OS*CLK)操作。即，決定性的不是結果數(shù)目而是所有結果一起所需要的相加的總數(shù)。
例如，在時間周期t0-tk內，執(zhí)行模塊b11中的空白正方形框的所有加權碼片的相加及保持。只有k個碼片周期之后，在子處理單元SU1中，下一組碼片(縱向陰影線b12)需要被處理，因為k－1個另外的子處理單元關心以t1…tk－1開始的碼片周期中的碼片相加(左右陰影線的正方形框)。這個操作被子處理單元SU2等等接管，直到碼片周期tk－1，在其中數(shù)據(jù)由子處理單元SUk合并。因此，相應的模塊b11、b12、b2、b3分別表示輸入數(shù)據(jù)被保存時鐘CLK的k個脈沖。另外也很清楚，由于在周期t0，t1，t2…tk－1，tk處按順序到達的數(shù)據(jù)組，在子處理單元SUi中的一個處理的啟動相對于以前的子處理單元SUi-1被推遲正好一個碼片周期。
如用模塊bpipe所表示的，在處理單元內按順序產(chǎn)生每個扇區(qū)載波的結果。即，首先計算出第一扇區(qū)載波1的相加加權碼片，其中對于需要的信道按順序執(zhí)行該相加。隨后，產(chǎn)生第二扇區(qū)載波的相加加權碼片。由于第二扇區(qū)載波的處理只可在第一扇區(qū)載波的處理已經(jīng)結束后才能啟動，所以每一扇區(qū)載波的處理被延遲，如模塊bpipe中所示?？墒?，當下一組碼片到達時，所有的m個結果被準備好，以便第一子處理單元SU1可以再一次與以tk開始的加權碼片的處理再次開始。因此，本解決方案是基于一種延遲的流水線處理和選擇器M3周期性的讀取。此方法非常有效地使用處理性能因此降低了硬件成本。
應當指出，在每個子處理單元內的扇區(qū)載波的處理順序是十分靈活的。只有一個限制存在，即，每個加權碼片只可被加到一個扇區(qū)載波輸出上。
此外，應當指出，可以自由地選擇子處理單元k的數(shù)目。當然，在每個OS*CLK周期，一個信道可以依靠附加抽樣速率OS來被處理。例如，如果附加抽樣速率OS＝8并且信道數(shù)n＝24，那么k＝n/OS＝3個子處理單元將以OS*CLK＝8*CLK的一個處理速度在內部使用。
因此，人們可以說一個輸入裝置IM以碼片速率向所有的子處理單元SU1、SU2、SUk輸入加權碼片組(數(shù)字數(shù)據(jù)抽樣組)。在以系數(shù)k下降抽樣之后，每個子處理單元然后使用OS*CLK的處理時鐘以下降抽樣速率來計算m個相加加權碼片組。選擇器M3以公共碼片速率CLK周期性地讀出來自子處理單元的相加加權碼片組。一個輸出裝置OM輸出相應的數(shù)據(jù)組。
根據(jù)本發(fā)明從圖3中的合并器CMB上面的說明中可以理解，這里有這樣的靈活性如果需要的話，可向每個扇區(qū)載波提供(以碼片速率)由一隨機數(shù)目的信道的輸入加權碼片的任意組合所得到的(即來自所有的n個信道的)相加加權碼片。另一方面，只需要以更高的OS*CLK速率操作的k個子處理單元。因此，所必需的硬件數(shù)量被大大減少同時充分地提供靈活性來把任意信道與任意其他信道合并在隨機的扇區(qū)載波上。
此外，通過如本發(fā)明所述的合并器可獲得下列優(yōu)點1.達到為每個扇區(qū)載波分配一個可變數(shù)目的用戶信道的靈活性。這是網(wǎng)絡運營者很需要的，以便能夠配置可用信道數(shù)來適合預期的業(yè)務情形(高速公路<＝>山脈)。
2.提供向一個扇形載波臨時增加更多信道的靈活性，正如介紹中所解釋的，運營者所需要來在不同的時間處理不同的業(yè)務負載的某些事情(例如假日期間，附近的基站的修理，交易費用，…)。
3.向任意給定扇區(qū)載波提供隨機信道子集的任意組合以便在一個給定時刻，由于預見或預知的業(yè)務梯度，信道可以從另外一個扇區(qū)載波被切換的靈活性。
4.元件重復使用很高結果導致非常小的硬件成本。與圖2-3中的解決方案相比，至少85％的硬件可以被節(jié)省。
5.為顧客形成一個通用的硬件是可能的。即，硬件可以由顧客他自己/她自己根據(jù)他的/她的需要來定制。這降低了生產(chǎn)商成本，因為在生產(chǎn)中的較小差別和較小的用戶化將是必要的。
在下文中，在圖4中說明并討論了如圖3所示的合并器CMB的一個更具體的方框圖，而在圖5中說明了如圖4所示的子處理單元SUk的具體電路結構。本發(fā)明的第一實施例如圖4所示的合并器CMB，把來自一個預定數(shù)目的n個信道(例如用戶信道，1，2，…n)中的數(shù)字數(shù)據(jù)抽樣合并到一個預定數(shù)目的m個輸出之上，例如一個數(shù)字無線通信系統(tǒng)的扇區(qū)載波sc－1，sc－2，…，sc－m。這些信道也可能是預添加的信道。例如，在一個實際配置中，到合并器的n＝24個輸入信道的每一個可以由32個預添加的信道構成，即1＝ch1＋ch2＋…ch32；2＝ch33＋ch34＋…ch64等等，在此″ch″表示一個特定的用戶信道。
數(shù)字數(shù)據(jù)抽樣具有以比特表示的一個預定比特寬度并且并行地到達所述合并器處，因為數(shù)據(jù)組分別由在一個預定公共數(shù)據(jù)抽樣速率CLK上的n個數(shù)據(jù)抽樣組成。即，在每個時間固定點″tk″處，n個數(shù)據(jù)抽樣屬于n個信道到達。這里提供k個子處理單元，其中子處理單元SUk如圖4所示。一個輸入裝置IM以所述公共數(shù)據(jù)速率CLK向所述k個子處理單元的每一個輸入數(shù)據(jù)組。
如圖4所示，所述子處理單元SUk的每個包括一個輸入寄存器R2k，用于以時鐘頻率CLK/k存儲數(shù)據(jù)組。一個多路復用器M1k被提供用于以時鐘速率OS*CLK從存儲在每個所述m個扇區(qū)載波的所述輸入寄存器中的一個相應的數(shù)據(jù)組中按順序選擇一個預定數(shù)目的數(shù)據(jù)抽樣，在此OS是附加抽樣因子并且k＝n/OS。從控制單元CL(表示在圖5中)中，多路復用器M1k接收一個選擇信號sltk，它表示要被合并的信道。
提供一個加法器ADDk用于為所述m個扇區(qū)載波的每一個以所述時鐘速率OS*CLK把所述選擇的數(shù)據(jù)抽樣加到相應的相加的數(shù)據(jù)抽樣(相加加權碼片)中。輸出寄存器F1k被提供來為所述m個扇區(qū)載波存儲包括所述m個相加的數(shù)據(jù)抽樣在內的一個輸出數(shù)據(jù)組。
通常，在上面參考圖3已經(jīng)描述了的選擇器M3，以所述公共數(shù)據(jù)速率CLK從所述子處理單元相應的輸出寄存器中周期性地選擇一個相應的輸出數(shù)據(jù)組。輸出裝置OM在所述扇區(qū)載波SC－1，…SC－m上以所述公共數(shù)據(jù)速率CLK輸出所選擇的數(shù)據(jù)組。
雖然圖4中沒有表示，但是子處理單元SUk當然被提供k次，而輸入裝置IM、選擇器M3和輸出裝置OM只提供一次，參考圖5將進一步解釋。
如圖4所示，由n個數(shù)據(jù)抽樣組成的每個相應的數(shù)據(jù)組以時鐘速率CLK/k被保存在輸入寄存器R2k中。由于多路復用器MUX并且特別是加法器以時鐘頻率OS*CLK(在此OS＝n/k)操作，所以對于m個扇區(qū)載波按順序把所有的輸入加權碼片相加是可能的。子處理單元內的定時根據(jù)最壞情況方案來調整，即對于一個扇區(qū)載波，相加加權碼片可以由來自存儲在輸入寄存器R2k中的n個信道中的所有n個輸入加權碼片的相加組成。即，最壞情況方案是把所有的1到n加到一個扇區(qū)載波上。因此，所有其他扇區(qū)載波給出數(shù)值0(則一個特定的輸入信道i只可通往一個確定的扇區(qū)載波scj而不能多于一個)。
如果某些相加加權碼片只包括一個較小數(shù)目的輸入加權碼片的相加，那么結果當然可以被存儲在前面的中間輸出寄存器F1k中?？墒牵@樣毫無問題，因為選擇器M3只以速率CLK/k訪問輸出寄存器F1k，這樣致使在輸出寄存器中的早先存儲值在選擇器M3的必要的讀取定時之內。
此外，如圖4所示，每當對于一個給定扇區(qū)載波已經(jīng)結束數(shù)據(jù)抽樣的相加時加法器ADDk就必須從控制單元CL(表示在圖5中)接收一個復位信號rstk。即，每個k個碼片周期，加法器至多復位m次(例如，如上面解釋的最壞情況方案中，如果所有m個扇區(qū)載波都被使用的話)。輸出寄存器F1k在它應該存儲或讀出一個具體數(shù)據(jù)組時，從控制邏輯CL接收一個存儲信號strk。
輸入寄存器R2k是必需的，因為必須把來自輸入裝置IM中的數(shù)據(jù)值輸入保持可用于比碼片周期更長的一段時間。否則，多路復用器MUX不能靈活地選擇要被加到一個扇區(qū)載波上的來自所有n個信道的所有加權碼片。多路復用器MUX執(zhí)行碼片數(shù)據(jù)的選擇，加法器ADDk執(zhí)行由多路復用器MUX按順序選定的所有碼片數(shù)據(jù)的順序相加。正如在上面所解釋的，輸出寄存器是必需的，因為結果(相加碼片值或者相加數(shù)字數(shù)據(jù)抽樣值)可以在先前用于不是所有的n個碼片被加并分配到一個扇區(qū)載波上時的情況中。
在下文中，參考圖5將描述如圖4所示本發(fā)明的合并器CMB方框圖的更明確的電路配置。
子處理單元的示例正如參考上面的圖4所說明的，輸入數(shù)據(jù)組(一個CDMA系統(tǒng)中的加權碼片組)以碼片速率CLK到達合并器CMB。每個數(shù)字數(shù)據(jù)抽樣(每個加權碼片)首先被存儲在輸入裝置IM中，在圖5中它由一個寄存器R1構成。如圖5所示，存儲以碼片速率CLK發(fā)生。每個數(shù)字數(shù)據(jù)抽樣具有以比特表示的某個比特寬度而輸入裝置R1包括一組寄存器，在此寄存器的數(shù)目相應于n，即對于n個輸入信道要存儲n個字的比特寬度in_bit(每一信道的in_bit)。這里有n個寄存器R1，因為n個輸入信道輸入分別加權的碼片或者通常的數(shù)字數(shù)據(jù)抽樣。
正如在上面所說明的，在子處理單元SU1，SU2，…，SUk中的處理利用相對于CLK的附加抽樣因子OS而發(fā)生(例如CLK＝4MHz，OS＝8)。因此，子處理單元被提供k＝n/OS次?？紤]n＝24并且OS＝8的示例在每個OS*CLK周期，可以處理一個信道。為了處理一個子處理單元內的所有信道，需要24個OS*CLK速率周期。由于新的加權碼片組以速率CLK到達，所以這些必須被存儲在另外一個子處理單元處。在CLK的n/OS周期處，所有扇區(qū)載波的結果在一個子結構內被計算出。因此，需要總數(shù)為k＝24/8＝3的子處理單元來處理一個子處理單元內部的所有信道。
因此，寄存器R1的內容以碼片速率CLK改變。正如在上面所說明的，在每個子處理單元SU1，SU2，…，SUk內，相應的加權碼片的可用時間必須長于碼片周期。因此，以速率CLK/k向輸入寄存器R21，R22，R2k提供輸入值，在此應該理解，每一輸入寄存器R2也具有以比特表示的一個預定比特寬度。然而，每當一組數(shù)據(jù)值到達時，都把它們并行地應用到每個子處理單元SU1，SU2，如圖5所示，唯一區(qū)別是，有下一較高索引的子處理單元以一個碼片周期1/CLK的延遲啟動其處理。因此，相對于子處理單元SUi－1的輸入寄存器R2i－1的抽樣相位，子處理單元SUi的輸入寄存器R2i的抽樣相位被延遲1/CLK。寄存器R2，最好實現(xiàn)為觸發(fā)器，具有CLK/k的速率，其中具有下一個索引的子處理單元被延遲一個時鐘周期，如圖3中所示。例如，如果在上面說明的相同數(shù)值被使用，那么由于這里有k＝3個子處理單元，所以每個寄存器組R21，R22…必須具有一個CLK/3的速率。
第一子處理單元的多路復用器M11按順序把信道轉接，其中，對于每個扇區(qū)載波，信道(更具體地說，它們相應的單一的加權碼片)必須被連續(xù)地累計。來自控制單元CL中的選擇信號sltk向相應的多路復用器指示要被合并的信道的索引。即，sltk不指示多少信道將被相加，而是指示哪個信道將被轉接。
即，多路復用器M11(以及另一個多路復用器從控制邏輯CL中接收一個選擇信號slt1以便從保存在輸入寄存器R21中的那些值中連續(xù)地選擇數(shù)據(jù)值。當然，多路復用器也增加了信道的比特寬度。由于加法器在它的輸入端處必須具有一個固定比特寬度，并且在最壞情況中所有的信道彼此相加，在此結果轉發(fā)到一個扇區(qū)載波，比特寬度可以增加到外面的比特(out bit)＝/(1d(n(2in bit－1))\，其中，/x\表示選擇等于或大于x的最小整數(shù)值的最高限度操作。如果以二進制補碼表示的加權碼片的值為負，則多路復用器M11預先設置邏輯“1”給最高有效位，否則設置為零。
例如，當in_bit＝3并且4具有值-2時，那么使用3比特的2的二進制補碼為010。轉化此產(chǎn)生101，然后加1給出110-2。當out_bit＝5而4具有值-2時，那么2的二進制補碼使用5比特為00010，轉化此產(chǎn)生11101然后，加1給出111102。即，為了把保存在寄存器R2(110)中的3比特展開為5比特，比特位置4，5必須填充一。在最高有效位處一個負值總是可識別(在這里為第3比特)。如果這個值為1(＝負數(shù))，這意味著在前面的比特位置4，5被設置為1。如果替換地，最高有效位為0(＝正數(shù))則在前面的比特位置4，5被設置為0。
如圖5所示，多路復用器M11與相應寄存器相連接，該相應寄存器并行地存儲來自相應信道1，2，…，n中的相應的輸入加權碼片值，然后依靠選擇信號slt1分別地輸出單個選定的加權碼片。
如圖4所示的加法器ADDk，包括一個第一加法器寄存器R31，R32…，接受由所述多路復用器以所述OS*CLK時鐘頻率選定的所述抽樣；和一個相加單元SUM1，SUM2…，把來自所述第一加法器寄存器中的一個輸入和來自一個加法器多路復用器MUX，M21，M22…中的一個輸出作為輸入進行接收，并且把所述輸入的相加抽樣輸出到一個第二加法器寄存器R41，R42，…，該第二加法器寄存器以所述OS*CLK時鐘速率接受所述相加抽樣，所述加法器多路復用器把來自所述第二加法器寄存器R41，R42，…中的一個輸出和一個數(shù)字零信號作為輸入進行接收。此外，加法器多路復用器MUX接收來自控制邏輯CL中的一個復位信號rstk(rst1，rst2，…)?；旧希琈11，R31，SUM1，R41和M21的組合是按照在上面提及的歐洲專利申請EP 98 121 518.9中公開的合并裝置，在此通過參考把該歐洲專利申請結合在本申請中。
如圖所示5，在相應的多路復用器M1之后的寄存器R3具有一個OS*CLK的附加抽樣速率。在每個OS*CLK周期處，一個特定信道的另外一個加權碼片被存儲，在此信道標引的順序將由控制邏輯依靠選擇信號sltk(slt1，slt2，…)來固定。在R3之后的電路基本上是一個累加器結構，具有向加法器的其他輸入線轉換數(shù)值0的可能性?，F(xiàn)在在每個子處理單元內通過把轉接的加權碼片相加來按順序計算出每個扇區(qū)載波的結果。當對于一個扇區(qū)載波計算出一個新的結果時，在M2的幫助下把一個零值切換到加法器的第二輸入線。這意味著對于這個扇區(qū)載波必須計算出的第一信道與0相加。這被存儲在R4中，R4以相同的附加抽樣速率OS*CLK來驅動。現(xiàn)在，這里有反饋這個結果并將其與n到1的多路復用器M1所選定的下一個信道相加的可能性。當對于一個扇區(qū)載波獲得一個結果時，控制邏輯向構成如圖4所示的子處理輸出寄存器F11的觸發(fā)器F1之一給出一個啟動信號。其后，利用累加器結構可以計算出另外一個扇區(qū)載波的結果。
當對于一個子處理單元內的每個扇區(qū)載波計算出所有的結果，并且它們都被存儲在所述觸發(fā)器F1中時，由多路復用器M3把它們轉接到以碼片速率再一次操作的寄存器組R5。觸發(fā)器F1構成如圖5所示的加法器輸出寄存器F1k。寄存器R5相當于如圖4所示的輸出裝置OM。
平行地，如圖3所示，下一組加權碼片(數(shù)據(jù)組)由第二子處理單元SU2以同樣的方式處理(子處理單元SU2不等到子處理單元SU1已經(jīng)完成它的操作和計算以后)。因此，這個子處理單元的控制信號基本上是相同的。很重要的是要注意在下一個子處理單元中的處理被延遲一個CLK周期，因為在第一組加權碼片之后一個CLK周期才存儲第二組加權碼片，并且以相同的順序處理之(應該注意，順序在這里是指多路復用器M1轉接加權碼片的序列)。對于一個扇區(qū)載波，以碼片速率提供一個連續(xù)的合并的輸出數(shù)值流，其中每個輸出數(shù)值包括在相同的時刻到達的一個或多個輸入抽樣的組合，如圖3所示。
在觸發(fā)器所有上面的例子中，應該理解，″觸發(fā)器″表示以某個時鐘速率計時的一個元件。一啟動信號通過下一個有效時鐘邊緣引起觸發(fā)器的輸入的存儲。
即，在圖5中，把數(shù)據(jù)組分別地存儲在輸入寄存器R2中一段相應于時鐘頻率CLK/k的時間周期。多路復用器M1依靠控制單元CL的選擇信號sltk來執(zhí)行碼片順序選擇(數(shù)字數(shù)據(jù)抽樣)。由寄存器R3、加法器SUM、寄存器R4和多路復用器M2組成的相加結構操作來把按順序選定的加權碼片數(shù)值加到單個合并的(相加)加權碼片值中，它然后被提供給相應的扇區(qū)載波，即提供給為這個具體的扇區(qū)載波提供的相應的觸發(fā)器F11。對于一個給定輸出不論何時啟動該相加處理時，多路復用器M21都響應于復位信號rst1，轉接一個″0″值，然后將其應用到相應的相加單元SUM1。
圖5中的合并器CMB的電路允許在每個子處理單元中信道的靈活合并，因為寄存器R1把數(shù)據(jù)組并行地應用到相應的輸入寄存器R21、R22等等中。寄存器R3、SUM、R4的相加結構和多路復用器M2按照已知原理進行操作，即為有關的扇區(qū)載波按順序來把所有的碼片值相加。
應該強調的是如本發(fā)明所述的合并器還可以被應用到復數(shù)值輸入上。在這樣一個應用中，如圖3到5所述的合并器可以被實現(xiàn)兩次(輸入的實部一次以及虛部一次)，其中對于兩個合并器，控制信號sit、rst和str是相同的?？商娲?，人們可以構造具有兩倍輸入和兩倍輸出的一個合并器。在下面參考圖6和7描述這樣一個設備。本發(fā)明的第二實施例除了如參考圖4、5所說明的在CDMA發(fā)射機中使用如本發(fā)明所述的合并器之外，該合并器還可以被應用到CDMA接收機上，特別是應用到所謂的瑞克接收機(例如，參見K.D.Kammeyer″Nachrichtenübertragung(信息傳輸)″，B.G.Teubner，第二版，1996，第658-672頁)。
圖6表示一個瑞克接收機的功能方框圖。基本上，它包括數(shù)目為L的所謂瑞克分支RF1，RF2，…，RFL，一個合并器RADD以及一個接收單元REC。在每個瑞克分支中，以碼片速率抽樣的接收的復數(shù)基帶信號RC在第一乘法器m1，m2…mL中與一適當延遲的信道特定的偽噪聲序列PN(d1)，PN(d2)，…PN(dL)相乘，在加法器SUM1，SUM2，SUML中加在PN序列的周期之上，并且在第二乘法器m1’，m2’…mL’中與一估計信道系數(shù) ， ， 相乘，在此，星號表示復數(shù)結合。在每個瑞克分支中不同的延遲d1，d2，…dL被用于與PN序列相乘。合并器RADD把來自瑞克分支的所有輸出x1，x2…xL合并到接收單元REC的輸入Y。
應該理解，圖6表示單個信道接收所必需的功能塊。實際上，許多信道需要被接收。在這種情況下，對于每個信道，需要一組瑞克分支以及一附加的合并器。在圖7中，第j個信道的第i個瑞克分支被表示為RFij，同時第j個相加節(jié)點用RADDj表示，在此i＝i，…，L而j＝1，…，P。每個合并器RADDj的任務是把預定的瑞克分支輸出X1j，X2j，…xLj合并(相加)到單個輸出信號yj中。因此，一起考慮所有的加法器RADD1，RADDp，整個合并器RADD的任務是將預定的L*P個輸入合并到總數(shù)為P的輸出。
通過本發(fā)明中所建議的合并器可以有利地解決這個任務。然而，依靠所使用的調制方案，RADD的輸入和輸出可以是復數(shù)值，所以輸入xij和輸出yj的實部和虛部相當于本發(fā)明合并器的分開的輸入和輸出。把圖7和3-5進行比較，在合并器相應的輸入和輸出與輸入和輸出相應的數(shù)目之間存在下列對應Re{x11}＝1Re{y1}＝sc12LP＝nIm{x11}＝2Im{y1}＝sc22P＝mRe{x21}＝3.
Im{x22}＝4.
. .
. Re{yp}＝sc(2P－1). Im{yp}＝sc2PRe{xL1}＝2L－1Im{xL1}＝2L.
.
.
Re{xLP}＝2LP－1Im{xLP}＝2LP因此，在上面參考圖3-5說明的本發(fā)明的合并器可以有利地用于如圖6、7所示的瑞克接收機的合并器RADD中。
還應當指出，在本申請中，如本發(fā)明所述的合并器可以進一步降低所需要的硬件量。如果在一個實際的應用中，對于每個信道把合并器作為一個分離的硬件來實現(xiàn)(c.f.，圖2-1，2-2)，它將必須具有一個高數(shù)目的輸入(例如L＝8)，因為輸入數(shù)目將必須相當于最壞情況中所需要的瑞克分支數(shù)目。對于P＝32個信道，在這個例子中將需要總共LP＝256個瑞克分支處理單元RFij。另一方面，當任何瑞克分支輸出xij可以被合并在任何接收單元RECj上時，根據(jù)本發(fā)明的合并器通常就是這樣，瑞克分支處理單元的總數(shù)LP可以由每個信道所需的瑞克分支的平均數(shù)L計算出來。對于L＝3，在上述例子中總共256－LP＝256－96＝160個瑞克分支處理單元可以被節(jié)省，同時仍然提供向某些接收單元分配平均數(shù)L以上的可能性。工業(yè)實用性本發(fā)明能與任何數(shù)字通信系統(tǒng)一起使用，而非只能與利用加權碼片用于合并來自相應的用戶信道的數(shù)據(jù)的一個CDMA通信系統(tǒng)一起使用。也就是說，本發(fā)明可以被用于為了獲得相加輸出需要以靈活的方式把若干輸入相加的任何裝置中。特別地，而非限制地，數(shù)字無線通信系統(tǒng)是一種CDMA無信通信系統(tǒng)，所述數(shù)字數(shù)據(jù)抽樣是由所述CDMA系統(tǒng)的一個CDMA基站收發(fā)信機BTS的一個擴展/功率加權單元輸出的加權碼片，而所述輸出或載波是為所述CDMA系統(tǒng)的扇區(qū)分別提供的扇區(qū)載波。
因此，本發(fā)明可被用于需要多個用戶信道的數(shù)字數(shù)據(jù)必須被合并在m個扇區(qū)載波的一個預定扇區(qū)載波上的所有的數(shù)字通信系統(tǒng)。
上面所描述的只是一個特定的優(yōu)選實施例，但本發(fā)明不是局限于在說明書和權利要求中所公開的內容。即，在如附加權利要求所定義的本發(fā)明內可以進行各種修改和改變。
在權利要求中的參考數(shù)字只是用于說明，而不會限制這些權利要求的保護范圍。
權利要求
1.一種合并器(CMB)，用于把來自一個預定的n個輸入(1，…，n)的數(shù)字數(shù)據(jù)抽樣合并到一個預定的m個輸出(sc－1，sc－2，…sc－m)上，所述數(shù)字數(shù)據(jù)抽樣具有一個預定比特寬度(in_bit)，并且作為以一個預定公共數(shù)據(jù)速率CLK(CLK，t0，t1，…，tk－1，tk)分別由來自每個輸入的一個數(shù)據(jù)抽樣組成的數(shù)據(jù)組并行地到達所述合并器，該合并器包括a)k個子處理單元SU1，SU2，…，SUi－1，SUi，…，SUk，其中的每個包括a1)一個輸入寄存器(R21，R22，R2k)，用于以一個時鐘速率CLK/k對到達數(shù)據(jù)組進行下降抽樣和存儲；和a2)一個多路復用/加法裝置(M1k；ADDk，R3k，SUMk，R4k；F1k)，用于接收存儲在所述輸入寄存器中的所述數(shù)據(jù)組以及對于所述m個輸出的每一個以所述時鐘速率CLK/k用于輸出分別由預定的所述存儲數(shù)據(jù)抽樣的相加形成的相加數(shù)據(jù)抽樣；以及b)一個選擇器(M3)，用于以所述公共數(shù)據(jù)速率CLK從所述子處理單元的所述多路復用/加法裝置中周期性地選擇由所述m個相加數(shù)據(jù)抽樣組成的一個相應的輸出數(shù)據(jù)組；并且c)其中，相對于子處理單元SUi－1的輸入寄存器的抽樣相位，子處理單元SUi的輸入寄存器的抽樣相位被延遲1/CLK，在此i＝2，3，…，k。
2.如權利要求1所述的合并器(CMB)，其特征在于一個輸入裝置(IM；R1)被提供用于以所述公共數(shù)據(jù)速率CLK(CLK，t0，t1，…，tk－1，tk)把所述數(shù)據(jù)組輸入給所述k個子處理單元的每個所述輸入寄存器。
3.如權利要求1所述的合并器(CMB)，其特征在于每個多路復用/加法裝置包括-一個多路復用器(M11，M12，M1k)，用于對于所述m個輸出的每一個，以時鐘速率OS*CLK按順序選擇所述預定的所述存儲數(shù)據(jù)抽樣，在此OS＝n/k是附加抽樣因子；-一個加法器(ADDk)，用于對于所述m個輸出的每一個以所述時鐘速率OS*CLK，把所述選擇的數(shù)據(jù)抽樣加到所述相應的相加數(shù)據(jù)抽樣中；以及-一個輸出寄存器(F11，F(xiàn)12，F(xiàn)1k)，用于對于所述m個輸出存儲包括所述m個相加數(shù)據(jù)抽樣在內的一個輸出數(shù)據(jù)組。
4.如權利要求3所述的合并器(CMB)，其特征在于所述選擇器(M3)從所述子處理單元的所述相應的輸出寄存器中選擇所述輸出數(shù)據(jù)組；以及一個輸出裝置(OM)被提供用于以所述公共數(shù)據(jù)速率CLK(CLK，t0，t1，…，tk－1，tk)在所述輸出(SC－1，…，SC－m)上輸出所述選定的輸出數(shù)據(jù)組。
5.如權利要求3所述的合并器(CMB)，其特征在于每個加法器(ADDk)包括一個第一加法器寄存器(R31，R32)，以所述時鐘速率OS*CLK接受由所述多路復用器選擇的所述抽樣；以及一個相加單元(SUM)，把來自所述第一加法器寄存器的一個輸出和來自一個加法器多路復用器(MUX，M21，M22)中的一個輸出作為輸入進行接收，并且把所述輸入的相加抽樣輸出給一個第二加法器寄存器(R41，R42)，該第二加法器寄存器以所述時鐘速率OS*CLK接受所述相加抽樣，所述加法器多路復用器把來自所述第二加法器寄存器(R41，R42)中的一個輸出和一個數(shù)字″0″信號作為輸入進行接收。
6.如權利要求1所述的合并器(CMB)，其特征在于所述數(shù)字數(shù)據(jù)抽樣是由一個CDMA無線通信系統(tǒng)的CDMA基站收發(fā)信機(BTS)的擴展/功率加權單元(2)輸出的加權碼片，并且所述輸出是分別提供給所述CDMA系統(tǒng)的扇區(qū)的扇區(qū)載波。
7.如權利要求1所述的合并器(CMB)，其特征在于所述輸入(1，…，n)是用戶信道和/或預添加的信道，而所述輸出是數(shù)字通信系統(tǒng)的載波。
8.如權利要求1所述的合并器(CMB)，其特征在于所述輸入(1，…，n)是一個瑞克接收機的瑞克分支(RF1…RFL)的輸出(x11…xL1；x12…xL2；x1p…XLP)，而所述輸出(sc－1，sc－2，…sc－m)是所述瑞克接收機相應的接收單元的輸入。
全文摘要
一種合并器(CMB),包括多(k)個子處理單元(S1,S2,Sk),其每一個用一個較高的處理速率合并來自輸入數(shù)據(jù)組中的數(shù)字數(shù)據(jù)值。單個選擇器(M3)被用于周期性地讀出來自相應的子處理單元(SU
文檔編號H04B1/707GK1335026SQ99816260
公開日2002年2月6日 申請日期1999年12月16日 優(yōu)先權日1998年12月18日
發(fā)明者R·D·庫克拉, B·多特韋克 申請人:艾利森電話股份有限公司