專利名稱：移動通信系統(tǒng)中的準正交碼掩碼生成設備的制作方法
技術領域：
本發(fā)明背景1.本發(fā)明領域本發(fā)明涉及一種移動通信系統(tǒng)中的編碼設備，和更具體地說，本發(fā)明涉及一種準正交碼掩碼(mask)生成設備。
2.相關技術描述在CDMA(碼分多址)通信系統(tǒng)中，使用正交碼的正交調制作為一種增加信道容量的手段在代碼信道中提供信道化。IS-95/IS-95A將正交信道化應用在前向鏈路上，和反向鏈路也能通過時間對準得到應用。
在IS-95/IS-95A中，在前向鏈路上的信道由

圖1所示的不同正交碼來區(qū)分。參考圖1，“W”表示一個正交碼，和每個代碼信道由一個預先指定的正交碼來標識。前向鏈路使用了一個代碼率為R＝1/2、BPSK(二進制移相鍵控)調制和帶寬為1.2288MHz的卷積碼。因此，正交碼能夠在64個前向信道(＝1.2288MHz/9.6×2)中提供信道化。
一旦調制方案和最小數(shù)據(jù)速率已經(jīng)確定，就能獲得可用正交碼數(shù)目。將來， CDMA通信系統(tǒng)可以通過增加信道的數(shù)量來增加信道容量，這些信道包括業(yè)務信道、導頻信道和控制信道，從而使性能改善。
然而，信道數(shù)量的增加會招致可用正交碼數(shù)目的短缺，從而限制了信道的容量。這個缺點可以通過使用與正交碼發(fā)生最小干擾的準正交碼和可變數(shù)據(jù)速率來加以克服。
韓國申請專利第97-47257號揭示了準正交碼的生成。為了生成準正交碼，將準正交碼序列掩碼值存儲在存儲器中，和如果需要對其進行檢索使用。如果一個掩碼值占用64位，那么就需要64位的存儲器。因此，傳統(tǒng)的準正交碼掩碼生成方案存在著需要增加硬件復雜性的缺點。
本發(fā)明概述因此，本發(fā)明的一個目的是提供一種用來在使用正交碼的移動通信系統(tǒng)中生成與正交碼發(fā)生最小干擾的準正交碼掩碼值的設備。
本發(fā)明的另一個目的是提供一種用來在使用正交碼的移動通信系統(tǒng)中利用Bent函數(shù)生成準正交碼掩碼值的設備。為了達到上面的目的，本發(fā)明提供了用來在通信系統(tǒng)中生成準正交碼掩碼的設備。在這種設備中，一個計數(shù)器生成代表Bent函數(shù)的第一至第八計數(shù)器信號x1-x8，和一個邏輯運算器接收這些第一至第八計數(shù)器信號x1-x8并且進行如下運算以生成掩碼信號x1*x2+x1*x3+x1*x4+x1*x5+x1*x7+x1*x8+x2*x6+x2*x7+x3*x4+x3*x5+x3*x6+x4*x5+x4*x6+x4*x7+x4*x8+x5*x7+x7*x8+x1+x2+x5+x7。
附圖簡述通過結合附圖對本發(fā)明的優(yōu)選實施例進行詳細說明，本發(fā)明的上述目的和優(yōu)點將更加清楚，在附圖中圖1顯示了在CDMA通信系統(tǒng)中前向代碼信道中的正交信道化。
圖2顯示了準正交碼掩碼生成設備的方塊圖；和圖3顯示了從圖2所示的二進制計數(shù)器輸出的六個時鐘信號隨時間變化的波形。
優(yōu)選實施例的詳細描述本發(fā)明的目的在于一種用來利用Bent函數(shù)簡單地生成準正交碼掩碼值的設備和方法(參閱Macwilliams和Sloane的《糾錯碼理論》(The Theory ofError-Correcting Code))。在現(xiàn)有技術(韓國申請專利第97-47257號)中，準正交碼掩碼是通過對兩列PN序列進行異或(XOR)運算生成的Kasami序列。這個Kasami序列可以用一組雙Bent函數(shù)組合來表示。因此，準正交碼掩碼值用一組雙Bent函數(shù)組合來表示并且通過使用如本發(fā)明所陳述的硬件得以實現(xiàn)。
例如，對于長度為64位的準正交序列的掩碼來說，其合適的Bent函數(shù)列在表1中。
通過使用表1的六個Bent函數(shù)就能計算出準正交序列掩碼，如表2所示。<
因此，計算出的準正交掩碼如下面的表3所示[表3]<
表1所示的Bent函數(shù)是按照一定規(guī)則生成的，即，對于長度為64＝26的準正交序列來說，在Bent函數(shù)x1中一個“0”和一個“1”(20＝1)交替變化，在Bent函數(shù)x2中兩個連續(xù)的“0”和兩個連續(xù)的“1”(21＝2)交替變化，在Bent函數(shù)x 3中四個連續(xù)的“0”和四個連續(xù)的“1”(22＝4)交替變化，在Bent函數(shù)x4中八個連續(xù)的“0”和八個連續(xù)的“1”(23＝8)交替變化，在Bent函數(shù)x5中十六個連續(xù)的“0”和十六個連續(xù)的“1”(24＝16)交替變化，和在Bent函數(shù)x6中三十二個連續(xù)的“0”和三十二個連續(xù)的“1”(25＝32)交替變化。上面Bent函數(shù)x1至x6的每一個都這樣重復下去直到長度達到64位為止。
從上述的內容中可以看出，需要八個Bent函數(shù)才能生成長度為256＝28的準正交序列。這些Bent函數(shù)可以通過重復表1所示的六個Bent函數(shù)的每一個四次達到所期望的256位長度并加上Bent函數(shù)x7和x8來生成。Bent函數(shù)x7是通過交替變化64個連續(xù)的“0”和64個連續(xù)的“1”生成的，Bent函數(shù)x8是通過交替變化128個連續(xù)的“0”和128個連續(xù)的“1”生成的，其中每一個序列都這樣重復下去直到長度達到256位為止。
對于長度為64的準正交序列來說，掩碼M1、M2和M3是通過將表2的公式應用到表1的Bent函數(shù)x1至x6中計算出來的。這些計算的結果顯示在表3中。例如，掩碼M1是將每一個都有64個二進制位的Bent函數(shù)x1至x6代入到表2的M1生成公式中產(chǎn)生的。因此，這些掩碼可以用數(shù)組雙Bent函數(shù)組合來表示。
表4所示的掩碼生成公式是通過使用如下的過程獲得的。假設已經(jīng)給出含k個變量的Bent函數(shù)f(v1，…，vm)，那么，只有兩個滿足下面方程的每一個都含有(k-1)個變量的布爾(Boolean)函數(shù)f1(v1，…，vk-1)和f2(v1，…，vk-1)f(v1，…，vk)＝f1(v1，…，vk-1)+vk(f1(v1，…，vk-1)+f2(v1，…，vk-1))然后，周期為2m的序列函數(shù)可以用周期為2m-1的序列函數(shù)來表示，而周期為2m-1的序列函數(shù)依次可以用周期為2m-2的序列函數(shù)來表示。重復這個過程m次就能獲得周期為2m的序列函數(shù)表達式。
為了產(chǎn)生一組關于00010111的8位長度準正交碼掩碼的雙Bent函數(shù)組合，在前半項(0001)中長度為2的00和01可以分別用一階Bent0或x1來表示，然后，長度為4的項0001變成二階Bent的0+x2x(0+x1)＝x1x2。
在后半項(0111)中的長度為2的01和11分別用一階Bent x1和1來表示，然后，長度為4的項0111變成二階Bent的x1+x2x(x1+1)-x1+x2+x1x2。
最后，整個掩碼函數(shù)00010111定義為x1x2+x3x(x1x2+x1+x2+x1x2)＝x1x2+x3x(x1+x2)＝x1x2+x1x3+x2x3。
將掩碼函數(shù)表示為一組雙Bent函數(shù)組合的方案可以通過使用如下的算法(用來提供布爾函數(shù)表達式)得以實現(xiàn)(方程1)1N＝2m；flag＝0；period＝1；2WHILE period＜NDO3 count＝04 FOR i＝1 TO N5 IF flag＝1 THEN DO6 f[i]＝f[i]+f[i-period]7 count＝count+18 IF count＝period THEN DO9 flag＝flag+110 period＝period×2復準正交碼可以表示成符號和相位兩個部分。類似地，復準正交碼掩碼的符號成分可以用一組雙函數(shù)組合來表示。表6和表8分別顯示了數(shù)組用于表5所示的長度為256的復準正交碼掩碼的符號成分和表7所示的長度為512的復準正交碼掩碼的符號成分的雙Bent函數(shù)組合。(下面的表中，“sign”表示符號) <
圖2是根據(jù)本發(fā)明的一個實施例利用Bent函數(shù)生成準正交碼掩碼的設備的方塊圖。這里，準正交碼掩碼具有64位的長度，只是為了舉例用而已。
參考圖2，二進制計數(shù)器110輸出與Bent函數(shù)對應的六個計數(shù)器信號x1至x6。計數(shù)器信號的波形顯示在圖3中。一個時鐘信號從二進制計數(shù)器110的時鐘輸入端CLK中輸入作為參考時鐘信號，下面的輸出是由二進制計數(shù)器110產(chǎn)生的一個第一計數(shù)器信號x1，其脈沖寬度為參考時鐘信號脈沖寬度的兩倍；一個其脈沖寬度為第一計數(shù)器信號脈沖寬度兩倍的第二計數(shù)器信號x2、一個其脈沖寬度為第二計數(shù)器信號脈沖寬度兩倍的第三計數(shù)器信號x3、一個其脈沖寬度為第三計數(shù)器信號脈沖寬度兩倍的第四計數(shù)器信號x4、一個其脈沖寬度為第四計數(shù)器信號脈沖寬度兩倍的第五計數(shù)器信號x5和一個其脈沖寬度為第五計數(shù)器信號脈沖寬度兩倍的第六計數(shù)器信號x6。一個與(AND)門120輸出由第一和第二計數(shù)器信號x1和x2的輸入產(chǎn)生的信號Y12。AND門121輸出由第一和第三計數(shù)器信號x1和x3的輸入產(chǎn)生的信號Y13。AND門122輸出由第一和第五計數(shù)器信號x1和x5的輸入產(chǎn)生的信號Y15。AND門123輸出由第一和第六計數(shù)器信號x1和x6的輸入產(chǎn)生的信號Y16。AND門124輸出由第二和第三計數(shù)器信號x2和x3的輸入產(chǎn)生的信號Y23。AND門125輸出由第二和第四計數(shù)器信號x2和x4的輸入產(chǎn)生的信號Y24。AND門126輸出由第二和第五計數(shù)器信號x2和x5的輸入產(chǎn)生的信號Y25。AND門127輸出由第二和第六計數(shù)器信號x2和x6的輸入產(chǎn)生的信號Y26。AND門128輸出由第三和第四計數(shù)器信號x3和x4的輸入產(chǎn)生的信號Y34。AND門129輸出由第三和第五計數(shù)器信號x3和x5的輸入產(chǎn)生的信號Y35。AND門130輸出由第四和第五計數(shù)器信號x4和x5的輸入產(chǎn)生的信號Y45。AND門131輸出由第四和第六計數(shù)器信號x4和x6的輸入產(chǎn)生的信號Y46。AND門132輸出由第五和第六計數(shù)器信號x5和x6的輸入產(chǎn)生的信號Y56。
一個異或(XOR)門140輸出通過對信號Y12、Y13、Y23、Y24、Y15和Y46進行異或運算生成的掩碼序列M1。XOR門141輸出通過對信號Y12、Y13、Y34、Y25、Y35、Y26、Y46和Y56進行XOR運算生成的掩碼序列M2。XOR門142輸出通過對信號Y12、Y24、Y34、Y15、Y45、Y16和Y56進行XOR運算生成的掩碼序列M3。
在工作過程中，二進制計數(shù)器110產(chǎn)生六個表示表1所示的Bent函數(shù)的信號。模塊74HC 161可以用作合適的二進制計數(shù)器110，當然，也可以使用其它合適的二進制計數(shù)器。正如上面所陳述的，利用第一和第二計數(shù)器信號x1和x2的輸入，AND門120產(chǎn)生表示在掩碼M1、M2和M3中所使用的序列x1x2的信號Y12。類似地，利用第一和第三計數(shù)器信號x1和x3的輸入，AND門121產(chǎn)生表示掩碼M1和M2中所使用的序列x1x3的信號Y13。按此方式，AND門120至132在工作過程中分別產(chǎn)生它們各自的信號，通過使用XOR門140、141和142將這些信號按適當?shù)慕M合進行組合，分別生成掩碼序列M1、M2和M3。因此，對于Y12(＝x1x2)、Y13(＝x1x3)、Y23(＝x2x3)、Y24(＝x2x4)、Y15(＝x1x5)、和Y46(＝x4x6)的輸入，XOR門140根據(jù)表2中用于掩碼M1的公式生成掩碼序列M1。按照相同的方式、對于Y12(＝x1x2)、Y13(＝x1x3)、Y34(＝x3x4)、Y25(＝x2x5)、Y35(＝x3x5)、Y26(＝x2x6)、Y46(＝x4x6)、和Y56(＝x5x6)的輸入，XOR門141生成掩碼序列M2，和對于Y12(＝x1x2)、Y24(＝x2x4)、Y34(＝x3x4)、Y15(＝x1x5)、Y45(＝x4x5)、Y16(＝x1x6)和Y56(＝x5x6)的輸入，XOR門142生成掩碼序列M3。
長度為128的準正交碼可以以生成長度為64的準正交碼相同的方式來生成。類似地，長度為256的準正交碼掩碼生成設備可以通過控制產(chǎn)生預定長度的時鐘信號的二進制計數(shù)器和構造與表4所示的項相對應的AND門來獲得。
表6和表8顯示了與復合準正交碼掩碼的符號成分相對應的序列(表5和表7)可以用諸如二進制準正交序列(表3)的一組雙函數(shù)組合來表示。因此，在就長度為256的準正交序列的情況下，運算器根據(jù)表6的公式構成，從而實現(xiàn)正交碼掩碼生成設備。并且，在長度為512的準正交序列的情況下，運算器根據(jù)表6的公式構成，從而實現(xiàn)準正交碼掩碼生成設備。
如上所述，本發(fā)明的優(yōu)點在于通過使用簡單的硬件對一些信號進行運算就能容易地生成準正交掩碼序列。
雖然通過結合具體的實施例已經(jīng)對本發(fā)明進行了詳細說明，但這僅僅是示范性的應用。因此，熟悉本技術的任何普通人員都應該清楚地認識到，可在由所附權利要求書所限定的本發(fā)明的范圍和宗旨內，對本發(fā)明所作進行許多變動。
權利要求
1.一種用來在通信系統(tǒng)中生成準正交碼掩碼的設備，包括用來生成表示Bent函數(shù)的第一至第八信號x1-x8的計數(shù)器；和用來接收第一至第八信號x1-x8并進行運算生成準正交掩碼信號的邏輯運算器。
2.如權利要求1所述的用來在通信系統(tǒng)中生成準正交碼掩碼的設備，其中所進行的運算是x1*x2+x1*x3+x1*x4+x1*x5+x1*x7+x1*x8+x2*x6+x2*x7+x3*x4+x3*x5+x3*x6+x4*x5+x4*x6+x4*x7+x4*x8+x5*x7+x7*x8+x1+x2+x5+x7。
3.如權利要求1所述的用來在通信系統(tǒng)中生成準正交碼掩碼的設備，其中所進行的運算是x1*x2+x1*x4+x1*x6+x2*x8+x3*x4+x3*x5+x4*x6+x4*x7+x5*x8+x7+x8。
4.如權利要求1所述的用來在通信系統(tǒng)中生成準正交碼掩碼的設備，其中所進行的運算是x1*x2+x1*x3+x1*x5+x1*x6+x1*x7+x2*x3+x2*x4+x2*x7+x3*x6+x3*x8+x4*x5+x5*x7+x5*x8+x6*x8+x7*x8+x5+x6+x7+x8。
5.一種用來在通信系統(tǒng)中生成準正交碼掩碼的設備，包括用來生成表示Bent函數(shù)的第一至第九信號x1-x9的計數(shù)器；和用來接收第一至第九信號x1-x9并進行運算生成準正交掩碼信號的邏輯運算器。
6.如權利要求5所述的用來在通信系統(tǒng)中生成準正交碼掩碼的設備，其中所進行的運算是x1*x2+x1*x3+x1*x4+x1*x5+x1*x6+x1*x7+x1*x8+x2*x3+x2*x4+x2*x5+x2*x6+x2*x7+x2*x8+x3*x4+x3*x5+x3*x6+x3*x7+x3*x8+x4*x5+x4*x6+x4*x7+x4*x8+x5*x6+x5*x7+x5*x8+x6*x7+x6*x8+x7*x8+x1+x3+x4+x5。
7.如權利要求5所述的用來在通信系統(tǒng)中生成準正交碼掩碼的設備，其中所進行的運算是x1*x2+x1*x4+x1*x5+x1*x7+x1*x8+x2*x5+x2*x8+x3*x4+x3*x5+x3*x6+x3*x8+x3*x9+x4*x7+x5*x8+x5*x9+x6*x7+x6*x8+x6*x9+x7*x8+x7*x9。
8.如權利要求5所述的用來在通信系統(tǒng)中生成準正交碼掩碼的設備，其中所進行的運算是x1*x2+x1*x4+x1*x5+x1*x6+x1*x7+x1*x8+x2+x3+x2*x4+x2*x7+x2*x9+x3*x6+x3*x7+x4*x5+x4*x8+x4*x9+x5*x7+x6*x7+x6*x8+x6*x9+x8*x9+x1+x2+x4+x7+x8。
9.一種用來在通信系統(tǒng)中生成準正交碼掩碼的設備，包括用來生成表示Bent函數(shù)的第一至第六信號x1-x6的計數(shù)器；和用來接收第一至第六信號x1-x6并進行運算生成準正交掩碼信號的邏輯運算器。
10.如權利要求9所述的用來在通信系統(tǒng)中生成準正交碼掩碼的設備，其中所進行的運算是x1*x2+x1*x3+x2*x3+x2*x4+x1*x5+x4*x6。
11.如權利要求10所述的設備，其中從所述邏輯運算器輸出的掩碼信號重復兩次，以生成長度為128的掩碼。
12.如權利要求9所述的用來在通信系統(tǒng)中生成準正交碼掩碼的設備，其中所進行的運算是x1*x2+x1*x3+x3*x4+x2*x5+x3*x5+x2*x6+x4*x6+x5*x6。
13.如權利要求12所述的設備，其中從所述邏輯運算器輸出的掩碼信號重復兩次，以生成長度為128的掩碼。
14.如權利要求9所述的用來在通信系統(tǒng)中生成準正交碼掩碼的設備，其中所進行的運算是x1*x2+x2*x4+x3*x4+x1*x5+x4*x5+x1*x6+x5*x6。
15.如權利要求14所述的設備，其中從所述所述邏輯運算器輸出的掩碼信號重復兩次，以生成長度為128的掩碼。
16.如權利要求1所述的用來在通信系統(tǒng)中生成準正交碼掩碼的設備，其中所進行的運算是x1*x2+x1*x3+x2*x4+x1*x5+x4*x5+x2*x6+x3*x6+x4*x6+x1*x7+x4*x7+x5*x7+x3*x8+x4*x8。
17.如權利要求1所述的用來在通信系統(tǒng)中生成準正交碼掩碼的設備，其中所進行的運算是x1*x2+x1*x3+x1*x4+x3*x4+x3*x5+x4*x5+x1*x6+x3*x6+x4*x6+x5*x6+x1*x7+x3*x7+x4*x7+x6*x7+x1*x8+x2*x8+x4*x8+x6*x8。
18.如權利要求1所述的用來在通信系統(tǒng)中生成準正交碼掩碼的設備，其中所進行的運算是x1*x2+x2*x3+x2*x4+x3*x4+x2*x5+x4*x5+x1*x6+x5*x6+x3*x7+x4*x7+x5*x7+x1*x8+x3*x8+x4*x8+x5*x8+x7*x8。
19.如權利要求1所述的用來在通信系統(tǒng)中生成準正交碼掩碼的設備，其中所進行的運算是x1*x2+x2*x3+x1*x4+x1*x5+x2*x5+x3*x5+x4*x5+x2*x6+x4*x7+x6*x7+x2*x8+x4*x8+x5*x8+x6*x8+x7*x8。
20.如權利要求1所述的用來在通信系統(tǒng)中生成準正交碼掩碼的設備，其中所進行的運算是x1*x2+x2*x4+x3*x4+x2*x5+x3*x5+x4*x6+x3*x7+x4*x7+x6*x7+x5*x8+x7*x8。
21.如權利要求1所述的用來在通信系統(tǒng)中生成準正交碼掩碼的設備，其中所進行的運算是x1*x2+x1*x3+x2*x3+x2*x4+x1*x5+x3*x5+x1*x6+x2*x6+x3*x6+x5*x6+x1*x7+x4*x7+x6*x7+x1*x8。
全文摘要
一種用來在通信系統(tǒng)中生成準正交碼掩碼的設備,計數(shù)器生成表示Bent函數(shù)的第一至第八計數(shù)器信號x1－x8。邏輯運算器接收第一至第八計數(shù)器信號并進行例如x文檔編號H04B1/707GK1274498SQ99801167
公開日2000年11月22日 申請日期1999年7月20日 優(yōu)先權日1998年7月20日
發(fā)明者金宰烈, 安宰民, 鄭仲浩, 梁景喆 申請人:三星電子株式會社