專利名稱：無線尋呼接收支票掛失驗證機的制作方法
技術領域：
本實用新型涉及一種以無線尋呼為傳輸媒介，由計算機驗證支票掛失和有效性的無線尋呼接收支票掛失驗證機。
在現(xiàn)有的商業(yè)流通領域，主要是通過電視、廣播和報紙等新聞媒介通告掛失支票信息。在現(xiàn)有的技術方案中，有利用電話交換網(wǎng)與銀行的計算機系統(tǒng)聯(lián)接，通過電話按鍵和話音來驗證支票的有效性和是否已掛失，此類方案雖然可行，但存在速度慢、遇電話占線要等待和必須在收銀臺旁設一部電話等問題，此種技術較難普及。
本實用新型的目的是為了克服已有技術的上述不足而提供一種利用無線尋呼傳輸媒介以快捷、方便、準確的方法驗證掛失支票的有效性的支票掛失驗證機。
為實現(xiàn)上述目的，本實用新型采用的技術方案是利用BP尋呼臺現(xiàn)有的發(fā)射裝備和發(fā)射頻點，不需對原BP臺做任何技術改造，僅占用一個用戶地址號做為廣播用地址號，將全市范圍內的掛失支票信息通過該BP機臺的該地址號進行發(fā)射，并由本市所有的本實用新型支票掛失驗證機接收處理。驗證機由三部分組成高頻接收器、同步解碼器、信息存貯處理機。
高頻接收器完成由天線接收到的150兆(左右)的調頻信號的高頻放大、變頻、中放、鑒頻和濾波整形，輸出512bit／S或1024bit／S、幅值為1.4V的POCSAG數(shù)字串行信號。
同步解碼器是本驗證機的核心，它是以Intel8031系列或Intel8751單片計算機為核心，配合接口電路和RAM等，由EPROM中的管理程序完成將高頻接收器來的數(shù)字串行信號的位鎖相、同步、串并轉換、解碼、糾錯、格式變換等工作，最后由單片機將格式化的支票掛失信號通過8255接口以中斷并行方式送至信息存貯處理機處理。
信息存貯處理機由一臺超微型PC機(第一實施例)或專用單板機(第二實施例，CPU為Intel8031)完成掛失支票信息的數(shù)據(jù)存貯、校驗檢索和日常記賬工作。工作數(shù)據(jù)存貯在磁盤中(第一實施例)或CMOS存貯器中(第二實施例)。其中第二實施例是將同步解碼器與信息存貯處理機合成在同一塊印刷電路板上完成的。
本實用型支票掛失驗證機所產生的效果是成本低價格要低于安裝一話的費用；速度快在用戶報失后三秒鐘內即能讓所有本驗證機中的數(shù)據(jù)庫記錄掛失支票的信息；處理準確發(fā)射接收時進行驗錯和糾錯，使用操作中無需人工記憶和查閱，完全由計算機自動處理且無遺漏；易普及商業(yè)部門配置一臺在收銀臺處，即可完成掛失支票驗證又可作收銀機用，再無需聯(lián)通任何通信環(huán)境，且使用很簡單方便。目前商業(yè)部門在經營活動中由于不能及時掌握這些信息，大都采用收賬三天后再提貨的辦法，以防止掛失支票的非法消費，這將影響商業(yè)競爭。使用本實用新型的支票驗證機后，這一狀況將得到改善。
以下結合附圖對本實新型作詳細的描述

圖1是本實用新型支票掛失驗證機第一實施例的原理框圖；圖2是第一和第二實施例的同步解碼器的線路圖；圖3是本實用新型支票掛失驗證機第二實施例的原理框圖；圖4是圖2支票掛失驗證機解碼器控制程序流程框圖。
圖1和圖3中的高頻接收器1采用現(xiàn)成BP機或150兆步話機經改造后實現(xiàn)。電平轉換2是為了將接收器輸出的1.4伏串行數(shù)據(jù)變換成TTL電平而用，經I／O接口3輸入單片計算機4，單片計算機4完成對串行數(shù)據(jù)的位同步鎖相、串行數(shù)據(jù)轉換，將接收轉換后的POCSAG碼解碼成支票掛失信息中的開戶行、票種、支票號和單位等ASCII碼和國標漢字碼。然后通過接口電路5將這些信息以中斷方式送入信息存貯處理微機8。
信息處理微機8主要是完成接收到的掛失信息按數(shù)據(jù)庫方式做好記錄與管理，完成收付支票時的鍵入數(shù)據(jù)與庫中記錄的比較和使用操作管理。其中第一實施例采用了漢字CRT10的提示操作界面，第二實施例由于采用的是單板機，固使用操作界面為提示符和數(shù)碼顯示的數(shù)碼顯示器10。在上述原理框圖中都有存儲程序和數(shù)據(jù)等的EPROM6和RAM7。在第一實施例中還有軟盤11用于存放庫記錄信息。
接收到的掛失支票信息保留7天，因為轉帳支票的使用有效期為五天，考慮節(jié)假日可延長一天，所以以7天做為保存周期是合理的。
在本實用新型的最佳實施方案中，高頻放大接收單元可采用MOTOROLA的普通型BP機進行改造。具體方法為打開MOTOROLABP機取出高頻板，由接插件J1的GND和6腳DATA取出POCSAG串行數(shù)據(jù)，由解碼器板中取出1.5V直流電源接至J1的B＋和GND。其它型號的BP其改接方式類同，但由解碼板提供的＋1.5V電源應保證良好的穩(wěn)定性和極小的波紋系數(shù)。此種方案較快捷和簡單。高頻放大接收單元的第二方案是選用一種150兆左右的步話機的高頻接收板，在其鑒頻輸出端取出信號后經濾波、放大，限幅整形后同樣可得到串行POCSAG碼數(shù)據(jù)，此方案應考慮步話機的接收靈敏度應高于5uV／M。在機器部件安裝布局中高頻接收單元要考慮減少相互干擾的問題。
同步解碼器是本實用新型的關鍵部件和核心，方案中最佳實施方法是用一個單片Intel8031系列CPU配合接口電路和RAM、EPROM等結構。首先將由接收放大器來的1.4V幅值的POCASG碼串行數(shù)據(jù)電平變換為TTL電平，經接口極性變換電路送入單片機，單片機首先按位同步方式(區(qū)分有512和1024bit／S，由不同的BP臺制式決定)鎖相并識別尋呼前置碼(前置碼為567個01信號)，再按照POCSAG數(shù)據(jù)格式約定(見下表)分離出有效掛失支票信息，并以中斷方式將并行數(shù)據(jù)送至信息存貯處理CPU。
此方案中采用單片機實現(xiàn)該同步解碼功能是最簡單、最直觀和經濟的方案，關鍵是將電平轉換接口經過合理的聯(lián)接設計(詳見附圖2)，最終達到應有的功能。該方案主要是用一種最通用的8031(或8751)配合控制程序完成解碼功能。信息處理器可采用通用的PC機(8088檔次的PC機已可滿足要求)，但考慮到市場生產情況，本實例中采用了80286以上機器。第二實施例中采用了單板機配置(8031)，配置熒光數(shù)碼管和小鍵盤。該處理單元完成功能為1)每中斷接收一條掛失支票信息后，經校驗無錯將其追加到掛失信息記錄庫中去；2)每收付一張支票時，通過鍵入支票開戶行，票種、票號等信息后與記錄庫中的掛失記錄相比較，若有相符后錄即刻報警。
圖2為圖1實施例線路原理圖，其工作原理描述如下由高頻接收器來的1.4VPOCSAG碼串行數(shù)據(jù)接至插頭J1－1，通過反相器U8A(74LS04)變換信號電平至TTL電平，同時變換信號極性接至CPU8031的P1口bit7。地址鎖存74LS373U2、RAMU3和EPROMU7組成8031單板微機的擴展ROM和RAM，晶振Y1、電容C2、C3是CPU的時鐘電路，電容C1、電阻R1是CPU的復位電路。由CPUP1口bit7接收的TTL電平串行數(shù)據(jù)，經ROM中的控制程序由CPU完成對該信號的位同步鎖相、串并解碼、碼制變換，其中RAM6264做為數(shù)據(jù)處理緩沖區(qū)和存放區(qū)。變換后的ASCII碼和國標代碼由8255接口U4芯片完成與主機(PC機)的并行中斷數(shù)據(jù)交換。其中或非門U5與非門U6、非門U8、譯碼器U9的作用是完成PC機與8255地址及控制譯碼，完成讀／寫控制和中斷控制。
頁地址鎖存器U12和ROMU10是為提高PC機啟動速度而設置的一個電子盤電路，它僅相當于一個存有數(shù)據(jù)的磁盤功能，對本方案影響不大。
插座51是外接電源桿座，X1是該功能板與PC機聯(lián)接的62總線插腳，(232驅動輸出)U13和(232輸入)U14是完成變換信號以RS－232串行方式輸出的接口D1。
L1穩(wěn)壓集成電路、二極管D2、D3、電容C20、C4、C5及電阻R3、R4是提供BP機工作的1.5伏穩(wěn)壓電源電路。
圖4為圖2支票掛失驗證機控制程序流程框圖，圖中在步驟(S)1處判斷單片機P1－D7位是否檢測到了POCSAG前置碼，若沒有就繼續(xù)檢測(SO)，若檢測到，程序就進一步判斷是否為本機有效地址碼(S2)，若是，就按位同步采樣8位，將POCSAG變換為ASCII碼和國標碼并存入RAM中(S3)，接著判斷信息幀是否結束(S4)若沒有就返回步驟(S3)，否則就將變換校驗糾錯后的ASCII碼或國標碼通過8255送至PC機主機(S5)，然后程序返回到步驟S0。在步驟S2判斷為本機有效地址碼時就進一步判斷全幀是否結束(S6)，若沒有結束，就返回步驟S2，否則返回步驟S0。
在一種簡易實施的方案中，可以以一種適當大號的計算器為外型結構，留用計算器的按鍵和顯示器，增加如上所述的第一實施例的支票掛失驗證機的電路。
權利要求1.一種無線尋呼接收支票掛失驗證機，其特征在于由高頻接收器、同步解碼器和信息處理器組成，高頻接收器接收尋呼發(fā)射的掛失支票信息，通過同步解碼器對接收到的串行POCSAG碼信號進行同步鎖相、解碼、串行數(shù)據(jù)變換并行，輸出的并行數(shù)據(jù)最后由信息處理器進行處理，對表示掛失的支票并行數(shù)據(jù)按數(shù)據(jù)庫方式進行記錄和管理，完成收付支票時的支票數(shù)據(jù)與數(shù)據(jù)庫中記錄的比較，校驗該支票的有效性，所述同步解碼器主要由單片機及其外圍電路構成，高頻接收器輸出的掛失支票信息信號與該單片機P1-D7口連接，由單片機解碼變換后的掛失支票數(shù)據(jù)通過8255接口與信息處理器交換信息。
2.按照權利要求1的支票掛失驗證機，其特征在于所述完成信號同步鎖相、解碼、串行數(shù)據(jù)變換并行的處理單片機為Intel8031系列或8751。
專利摘要一種無線尋呼接收支票掛失驗證機。由高頻接收器、同步解碼器和信息處理器組成，高頻接收器接收尋呼發(fā)射的掛失支票信息，通過同步解碼器對收到的串行碼信號進行同步、解碼、串并變換，輸出并行數(shù)據(jù)由信息處理器進行處理，完成收付支票時的鍵入數(shù)據(jù)和掛失記錄的比較，所述同步解碼器由單片機及其外圍電路構成，通過8255接口將解碼信息與信息處理器交換，本實用新型的支票掛失驗證機成本低，利用無線尋呼傳輸媒介，使用方便，可減少掛失支票的非法消費及犯罪。
文檔編號H04B1/16GK2208760SQ9421848
公開日1995年9月27日 申請日期1994年8月23日 優(yōu)先權日1994年8月23日
發(fā)明者沙巖 申請人:沙巖