本發(fā)明涉及信號(hào)處理技術(shù)領(lǐng)域，具體涉及一種信號(hào)傳輸?shù)姆椒跋到y(tǒng)。

背景技術(shù)：

隨著電子科技的不斷發(fā)展，觀眾對(duì)畫質(zhì)的要求也越來越高，更多人開始選擇高清電視甚至是超高清電視(如，4k電視)。如今4k超高分辨率已經(jīng)成為了業(yè)內(nèi)的趨勢(shì)，很多顯示設(shè)備和視頻捕獲設(shè)備都開始加入對(duì)4k分辨率的支持。

hdmi(high-definitionmediainterface，高清晰度多媒體接口)可以傳輸超高清信號(hào)，如4k信號(hào)、8k信號(hào)，這種超高清信號(hào)具有無壓縮、無損的高分辨率以及實(shí)時(shí)的特性，能夠?yàn)橛脩魩砀咂焚|(zhì)的聽、視覺感受。比如，在hdmi1.4b版本中已經(jīng)支持4k30hz，hdmi2.0將幀數(shù)據(jù)提高到了4k60hz，其讓畫面更加流暢，這也是傳輸速率增加的結(jié)果。

當(dāng)通過hdmi2.0傳輸超高清信號(hào)時(shí)，由于帶寬過高，因此，隨著傳輸距離的增加，會(huì)出現(xiàn)信號(hào)不同步和質(zhì)量變差的問題。由于hdmi2.0要求數(shù)字電路運(yùn)行在600hz，為達(dá)到這種要求，目前要解決上述問題，必須在深亞微米的工藝上流片，增加了開發(fā)芯片的工藝成本和開發(fā)難度。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明實(shí)施例提供一種信號(hào)傳輸?shù)姆椒跋到y(tǒng)，能夠降低開發(fā)芯片的工藝成本和開發(fā)難度。

為實(shí)現(xiàn)上述目的，本發(fā)明實(shí)施例提供如下技術(shù)方案：

一種信號(hào)傳輸?shù)姆椒?，所述方法包括?/p>

接收從hdmi的三個(gè)數(shù)據(jù)通道傳輸來的最小化傳輸差分信號(hào)tmds，將每個(gè)數(shù)據(jù)通道傳輸來的tmds轉(zhuǎn)換為數(shù)字信號(hào)，所述數(shù)字信號(hào)的格式為每個(gè)時(shí)鐘輸出n個(gè)字節(jié)的數(shù)據(jù)，且當(dāng)前時(shí)鐘周期為標(biāo)準(zhǔn)時(shí)鐘周期的n倍，所述n為大于1的正整數(shù)；

將每個(gè)數(shù)據(jù)通道對(duì)應(yīng)的n個(gè)字節(jié)的數(shù)據(jù)進(jìn)行對(duì)齊生成一組對(duì)齊后的數(shù)據(jù)；

將三組對(duì)齊后的數(shù)據(jù)進(jìn)行同步生成同步后的數(shù)字信號(hào)；

將所述同步后的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)輸出。

可選的，在所述將三組對(duì)齊后的數(shù)據(jù)進(jìn)行同步生成同步后的數(shù)字信號(hào)之后，所述方法還包括：

統(tǒng)計(jì)每組對(duì)齊后的數(shù)據(jù)在預(yù)設(shè)時(shí)間內(nèi)出現(xiàn)的錯(cuò)誤計(jì)數(shù)，當(dāng)所述錯(cuò)誤計(jì)數(shù)查出預(yù)設(shè)閾值時(shí)，輸出中斷信號(hào)至外部微控制單元mcu以使所述mcu通知源端重新進(jìn)行校準(zhǔn)，將校準(zhǔn)后的信號(hào)通過三個(gè)數(shù)據(jù)通道輸出。

可選的，所述方法還包括：

檢測(cè)當(dāng)前時(shí)鐘的周期是否為標(biāo)準(zhǔn)時(shí)鐘周期的n倍。

可選的，所述方法還包括：

獲取當(dāng)前標(biāo)準(zhǔn)時(shí)鐘與數(shù)據(jù)速率比值和加擾使能，并實(shí)時(shí)更新。

一種信號(hào)傳輸?shù)南到y(tǒng)，所述系統(tǒng)包括：

數(shù)據(jù)接收器，用于接收從hdmi的三個(gè)數(shù)據(jù)通道傳輸來的最小化傳輸差分信號(hào)tmds，將每個(gè)數(shù)據(jù)通道傳輸來的tmds轉(zhuǎn)換為數(shù)字信號(hào)，所述數(shù)字信號(hào)的格式為每個(gè)時(shí)鐘輸出n個(gè)字節(jié)的數(shù)據(jù)，且當(dāng)前時(shí)鐘周期為標(biāo)準(zhǔn)時(shí)鐘周期的n倍，所述n為大于1的正整數(shù)；

數(shù)據(jù)對(duì)齊模塊，用于將每個(gè)數(shù)據(jù)通道對(duì)應(yīng)的n個(gè)字節(jié)的數(shù)據(jù)進(jìn)行對(duì)齊生成一組對(duì)齊后的數(shù)據(jù)；

通道同步模塊，用于將三組對(duì)齊后的數(shù)據(jù)進(jìn)行同步生成同步后的數(shù)字信號(hào)；

數(shù)據(jù)發(fā)送器，用于將所述同步后的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)輸出。

可選的，所述系統(tǒng)還包括：

錯(cuò)誤檢測(cè)模塊，用于在所述將三組對(duì)齊后的數(shù)據(jù)進(jìn)行同步生成同步后的數(shù)字信號(hào)之后，統(tǒng)計(jì)每組對(duì)齊后的數(shù)據(jù)在預(yù)設(shè)時(shí)間內(nèi)出現(xiàn)的錯(cuò)誤計(jì)數(shù)，當(dāng)所述錯(cuò)誤計(jì)數(shù)查出預(yù)設(shè)閾值時(shí)，輸出中斷信號(hào)至外部微控制單元mcu以使所述mcu通知源端重新進(jìn)行校準(zhǔn)，將校準(zhǔn)后的信號(hào)通過三個(gè)數(shù)據(jù)通道輸出。

可選的，所述系統(tǒng)還包括：

時(shí)鐘檢測(cè)模塊，用于檢測(cè)當(dāng)前時(shí)鐘的周期是否為標(biāo)準(zhǔn)時(shí)鐘周期的n倍。

可選的，所述系統(tǒng)還包括：

scdc模塊，用于獲取當(dāng)前標(biāo)準(zhǔn)時(shí)鐘與數(shù)據(jù)速率比值和加擾使能，并實(shí)時(shí)更新。

基于上述技術(shù)方案，本發(fā)明實(shí)施例中公開了一種信號(hào)傳輸?shù)姆椒跋到y(tǒng)，接收從hdmi的三個(gè)數(shù)據(jù)通道傳輸來的最小化傳輸差分信號(hào)tmds，將每個(gè)數(shù)據(jù)通道傳輸來的tmds轉(zhuǎn)換為數(shù)字信號(hào)，所述數(shù)字信號(hào)的格式為每個(gè)時(shí)鐘輸出n個(gè)字節(jié)的數(shù)據(jù)，且當(dāng)前時(shí)鐘周期為標(biāo)準(zhǔn)時(shí)鐘周期的n倍，所述n為大于1的正整數(shù)；然后，將每個(gè)數(shù)據(jù)通道對(duì)應(yīng)的n個(gè)字節(jié)的數(shù)據(jù)進(jìn)行對(duì)齊生成一組對(duì)齊后的數(shù)據(jù)；再將三組對(duì)齊后的數(shù)據(jù)進(jìn)行同步生成同步后的數(shù)字信號(hào)；最后將所述同步后的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)輸出。通過將每個(gè)數(shù)據(jù)通道傳輸來的tmds轉(zhuǎn)換為數(shù)字信號(hào)，所述數(shù)字信號(hào)的格式為每個(gè)時(shí)鐘輸出n個(gè)字節(jié)的數(shù)據(jù)，且當(dāng)前時(shí)鐘周期為標(biāo)準(zhǔn)時(shí)鐘周期的n倍，能夠降低數(shù)字時(shí)鐘頻率，可以在較低工藝下實(shí)現(xiàn)信號(hào)的傳輸，進(jìn)而降低開發(fā)芯片的工藝成本和開發(fā)難度。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。

圖1為本發(fā)明實(shí)施例公開的一種信號(hào)傳輸?shù)姆椒ǖ牧鞒淌疽鈭D；

圖2為本發(fā)明實(shí)施例公開的再一種信號(hào)傳輸?shù)姆椒ǖ牧鞒淌疽鈭D；

圖3為本發(fā)明實(shí)施例公開的又一種信號(hào)傳輸?shù)姆椒ǖ牧鞒淌疽鈭D；

圖4為本發(fā)明實(shí)施例公開的又一種信號(hào)傳輸?shù)姆椒ǖ牧鞒淌疽鈭D；

圖5為本發(fā)明實(shí)施例公開的一種信號(hào)傳輸?shù)南到y(tǒng)的結(jié)構(gòu)示意圖；

圖6為本發(fā)明實(shí)施例公開的再一種信號(hào)傳輸?shù)南到y(tǒng)的結(jié)構(gòu)示意圖；

圖7為本發(fā)明實(shí)施例公開的又一種信號(hào)傳輸?shù)南到y(tǒng)的結(jié)構(gòu)示意圖；

圖8為本發(fā)明實(shí)施例公開的又一種信號(hào)傳輸?shù)南到y(tǒng)的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

請(qǐng)參閱附圖1，圖1為本發(fā)明實(shí)施例公開的一種信號(hào)傳輸?shù)姆椒ǖ牧鞒淌疽鈭D，該方法包括如下步驟：

步驟s100，接收從hdmi的三個(gè)數(shù)據(jù)通道傳輸來的最小化傳輸差分信號(hào)tmds，將每個(gè)數(shù)據(jù)通道傳輸來的tmds轉(zhuǎn)換為數(shù)字信號(hào)，所述數(shù)字信號(hào)的格式為每個(gè)時(shí)鐘輸出n個(gè)字節(jié)的數(shù)據(jù)，且當(dāng)前時(shí)鐘周期為標(biāo)準(zhǔn)時(shí)鐘周期的n倍，所述n為大于1的正整數(shù)；

hdmi(highdefinitionmultimediainterface，高清晰度多媒體接口)有三個(gè)數(shù)據(jù)通道，傳輸?shù)氖莟mds(transition-minimizeddifferentialsignaling，最小化傳輸差分信號(hào))。tmds是模擬信號(hào)。將每個(gè)數(shù)據(jù)通道的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，格式為每個(gè)時(shí)鐘輸出n個(gè)像素點(diǎn)(一個(gè)像素點(diǎn)等于一個(gè)字節(jié)的數(shù)據(jù))，且當(dāng)前時(shí)鐘周期為標(biāo)準(zhǔn)時(shí)鐘周期的n倍，n是大于1的正整數(shù)。標(biāo)準(zhǔn)時(shí)鐘＝tmdsclock，hdmi1.4規(guī)范中指出帶寬范圍是rbit<＝3.4gbps，可支持4k30hz分辨率，則該規(guī)范下的tmdsclock＝(tmdsbitperiod)/(tmdsclockperiod)ratiois1/10。hdmi2.0規(guī)范中指出帶寬范圍是3.4gbps<rbit<＝6gbps，可支持4k60hz分辨率,則該規(guī)范下的tmdsclock＝(tmdsbitperiod)/(tmdsclockperiod)ratiois1/40)。

通過數(shù)據(jù)接收器將每個(gè)通道的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，格式為每個(gè)時(shí)鐘輸出n個(gè)像素點(diǎn)，且當(dāng)前時(shí)鐘周期為標(biāo)準(zhǔn)時(shí)鐘周期的n倍，n是大于1的正整數(shù)，能夠降低數(shù)字時(shí)鐘頻率，可以在較低工藝下，實(shí)現(xiàn)hdmi2.0的延長(zhǎng)。具體的，hdmi2.0發(fā)送4k60hz分辨率圖像時(shí)，數(shù)字時(shí)鐘達(dá)到594mhz(每個(gè)tmdsclock采樣10bit數(shù)據(jù))，對(duì)工藝要求很高。當(dāng)數(shù)據(jù)接收器的串轉(zhuǎn)并格式變?yōu)槊總€(gè)tmdsclock采樣20bit數(shù)據(jù)時(shí)，tmds時(shí)鐘只需要297mhz。同理將串轉(zhuǎn)并格式變?yōu)閚倍時(shí)，tmds時(shí)鐘只需要原來的1/n。

步驟s110，將每個(gè)數(shù)據(jù)通道對(duì)應(yīng)的n個(gè)字節(jié)的數(shù)據(jù)進(jìn)行對(duì)齊生成一組對(duì)齊后的數(shù)據(jù)；

hdmi1.4編碼定義了三個(gè)周期：videodataperiod(視頻數(shù)據(jù)周期)、dataislandperiod(數(shù)據(jù)包周期)和controlperiod(控制周期)，不同周期對(duì)應(yīng)了不同的編碼方式。hdmi2.0的編碼方式有很大改變，但是hdmi2.0的sscp(scramblersynchronizationcontrolperiod，加擾同步控制周期)和hdmi1.4的controlperiod編碼方式一致，都使用最大編碼方式，數(shù)據(jù)對(duì)齊根據(jù)該controlperiod的編碼值將數(shù)據(jù)對(duì)齊。controlperiod的數(shù)據(jù)編碼后的值只有4種數(shù)值：10’b1101010100,10’b0010101011,10’b0101010100,10’b1010101011。只要檢測(cè)到這4個(gè)數(shù)值的任意一個(gè)，即可將數(shù)據(jù)對(duì)齊。

步驟s120，將三組對(duì)齊后的數(shù)據(jù)進(jìn)行同步生成同步后的數(shù)字信號(hào)；

具體的，可根據(jù)controlperiod的編碼值的上升沿位置，三組對(duì)齊后的數(shù)據(jù)進(jìn)行同步生成同步后的數(shù)字信號(hào)。hdmi2.0的sscp和hdmi1.4的控制周期編碼方式相同,都使用最大編碼方式(0和1翻轉(zhuǎn)的次數(shù)大于等于7)，其他周期的0和1翻轉(zhuǎn)次數(shù)都小于7(0到1或者1到0，翻轉(zhuǎn)次數(shù)加1；0到0或者1到1，翻轉(zhuǎn)次數(shù)不變，統(tǒng)計(jì)10bit值里面一共翻轉(zhuǎn)次數(shù))。例如：控制周期的數(shù)據(jù)編碼后的結(jié)果只有4個(gè)值：10’b1101010100(翻轉(zhuǎn)次數(shù)為7),10’b0010101011(翻轉(zhuǎn)次數(shù)為7),10’b0101010100(翻轉(zhuǎn)次數(shù)為8),10’b1010101011(翻轉(zhuǎn)次數(shù)為8)。分別檢測(cè)三個(gè)數(shù)據(jù)通道的0和1翻轉(zhuǎn)次數(shù)大于等于7的上升沿，然后將3個(gè)通道的上升沿對(duì)齊即可。

步驟s130，將所述同步后的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)輸出。

本實(shí)施例中公開了一種信號(hào)傳輸?shù)姆椒?，接收從hdmi的三個(gè)數(shù)據(jù)通道傳輸來的最小化傳輸差分信號(hào)tmds，將每個(gè)數(shù)據(jù)通道傳輸來的tmds轉(zhuǎn)換為數(shù)字信號(hào)，所述數(shù)字信號(hào)的格式為每個(gè)時(shí)鐘輸出n個(gè)字節(jié)的數(shù)據(jù)，且當(dāng)前時(shí)鐘周期為標(biāo)準(zhǔn)時(shí)鐘周期的n倍，所述n為大于1的正整數(shù)；然后，將每個(gè)數(shù)據(jù)通道對(duì)應(yīng)的n個(gè)字節(jié)的數(shù)據(jù)進(jìn)行對(duì)齊生成一組對(duì)齊后的數(shù)據(jù)；再將三組對(duì)齊后的數(shù)據(jù)進(jìn)行同步生成同步后的數(shù)字信號(hào)；最后將所述同步后的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)輸出。通過將每個(gè)數(shù)據(jù)通道傳輸來的tmds轉(zhuǎn)換為數(shù)字信號(hào)，所述數(shù)字信號(hào)的格式為每個(gè)時(shí)鐘輸出n個(gè)字節(jié)的數(shù)據(jù)，且當(dāng)前時(shí)鐘周期為標(biāo)準(zhǔn)時(shí)鐘周期的n倍，能夠降低數(shù)字時(shí)鐘頻率，可以在較低工藝下實(shí)現(xiàn)信號(hào)的傳輸，進(jìn)而降低開發(fā)芯片的工藝成本和開發(fā)難度。

請(qǐng)參閱附圖2，圖2為本發(fā)明實(shí)施例公開的再一種信號(hào)傳輸?shù)姆椒ǖ牧鞒淌疽鈭D，該方法包括如下步驟：

步驟s200，接收從hdmi的三個(gè)數(shù)據(jù)通道傳輸來的最小化傳輸差分信號(hào)tmds，將每個(gè)數(shù)據(jù)通道傳輸來的tmds轉(zhuǎn)換為數(shù)字信號(hào)，所述數(shù)字信號(hào)的格式為每個(gè)時(shí)鐘輸出n個(gè)字節(jié)的數(shù)據(jù)，且當(dāng)前時(shí)鐘周期為標(biāo)準(zhǔn)時(shí)鐘周期的n倍，所述n為大于1的正整數(shù)；

步驟s210，將每個(gè)數(shù)據(jù)通道對(duì)應(yīng)的n個(gè)字節(jié)的數(shù)據(jù)進(jìn)行對(duì)齊生成一組對(duì)齊后的數(shù)據(jù)；

步驟s220，將三組對(duì)齊后的數(shù)據(jù)進(jìn)行同步生成同步后的數(shù)字信號(hào)；

步驟s230，統(tǒng)計(jì)每組對(duì)齊后的數(shù)據(jù)在預(yù)設(shè)時(shí)間內(nèi)出現(xiàn)的錯(cuò)誤計(jì)數(shù)，當(dāng)所述錯(cuò)誤計(jì)數(shù)查出預(yù)設(shè)閾值時(shí)，輸出中斷信號(hào)至外部微控制單元mcu以使所述mcu通知源端重新進(jìn)行校準(zhǔn)并將校準(zhǔn)后的信號(hào)通過三個(gè)數(shù)據(jù)通道輸出。

hdmi2.0spec(softwarerequirementspecification，軟件規(guī)格說明書)提供了錯(cuò)誤檢測(cè)查找表，通過數(shù)據(jù)正有效、負(fù)有效和0有效查找表，實(shí)時(shí)檢測(cè)每個(gè)數(shù)據(jù)通道的數(shù)值是否符合標(biāo)準(zhǔn)，如果不符合標(biāo)準(zhǔn)，則說明該數(shù)值錯(cuò)誤，每檢測(cè)到一個(gè)錯(cuò)誤，計(jì)數(shù)器加1，每10ms將統(tǒng)計(jì)的錯(cuò)誤計(jì)數(shù)器輸出到只讀寄存器，每10ms內(nèi)的錯(cuò)誤計(jì)數(shù)超出閾值(寄存器可配置)時(shí)，輸出中斷信號(hào)至外部mcu(microcontrollerunit，微控制單元)以通知source(源端，本實(shí)施例中可以理解為tmds發(fā)射端)，重新進(jìn)行calibration(校準(zhǔn))并將校準(zhǔn)后的信號(hào)通過三個(gè)數(shù)據(jù)通道輸出，以保證信號(hào)傳輸正確。

步驟s240，將所述同步后的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)輸出。

需要說明的是，本實(shí)施例中除步驟s230外，其他步驟的具體實(shí)現(xiàn)可參見上一實(shí)施例。

本實(shí)施例中，通過錯(cuò)誤檢測(cè)，能夠動(dòng)檢測(cè)數(shù)據(jù)錯(cuò)誤并產(chǎn)生中斷，能夠保證信號(hào)傳輸正確。

請(qǐng)參閱附圖3，圖3為本發(fā)明實(shí)施例公開的又一種信號(hào)傳輸?shù)姆椒ǖ牧鞒淌疽鈭D，該方法包括如下步驟：

步驟s300，接收從hdmi的三個(gè)數(shù)據(jù)通道傳輸來的最小化傳輸差分信號(hào)tmds，將每個(gè)數(shù)據(jù)通道傳輸來的tmds轉(zhuǎn)換為數(shù)字信號(hào)，所述數(shù)字信號(hào)的格式為每個(gè)時(shí)鐘輸出n個(gè)字節(jié)的數(shù)據(jù)，且當(dāng)前時(shí)鐘周期為標(biāo)準(zhǔn)時(shí)鐘周期的n倍，所述n為大于1的正整數(shù)；

步驟s310，檢測(cè)當(dāng)前時(shí)鐘的周期是否為標(biāo)準(zhǔn)時(shí)鐘周期的n倍。

具體的，使用晶振時(shí)鐘周期性生成1ms的脈沖高電平，然后實(shí)時(shí)統(tǒng)計(jì)這1ms內(nèi)待測(cè)時(shí)鐘的計(jì)數(shù)值k，根據(jù)k值的大小，計(jì)算出待測(cè)時(shí)鐘的周期。例如：待測(cè)時(shí)鐘頻率為50mhz，則1ms內(nèi)統(tǒng)計(jì)的時(shí)鐘計(jì)數(shù)k為50000。通過k的值即可反推當(dāng)前時(shí)鐘頻率。

步驟s320，將每個(gè)數(shù)據(jù)通道對(duì)應(yīng)的n個(gè)字節(jié)的數(shù)據(jù)進(jìn)行對(duì)齊生成一組對(duì)齊后的數(shù)據(jù)；

步驟s330，將三組對(duì)齊后的數(shù)據(jù)進(jìn)行同步生成同步后的數(shù)字信號(hào)；

步驟s340，統(tǒng)計(jì)每組對(duì)齊后的數(shù)據(jù)在預(yù)設(shè)時(shí)間內(nèi)出現(xiàn)的錯(cuò)誤計(jì)數(shù)，當(dāng)所述錯(cuò)誤計(jì)數(shù)查出預(yù)設(shè)閾值時(shí)，輸出中斷信號(hào)至外部微控制單元mcu以使所述mcu通知源端重新進(jìn)行校準(zhǔn)，將校準(zhǔn)后的信號(hào)通過三個(gè)數(shù)據(jù)通道輸出。

步驟s350，將所述同步后的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)輸出。

需要說明的是，本實(shí)施例中除步驟s310外，其他步驟的具體實(shí)現(xiàn)可參見上一實(shí)施例。

本實(shí)施例中，時(shí)鐘檢測(cè)是完成整個(gè)信號(hào)傳輸過程的輔助步驟，能夠確認(rèn)當(dāng)前時(shí)鐘周期是否正確。

請(qǐng)參閱附圖4，圖4為本發(fā)明實(shí)施例公開的又一種信號(hào)傳輸?shù)姆椒ǖ牧鞒淌疽鈭D，該方法包括如下步驟：

步驟s400，接收從hdmi的三個(gè)數(shù)據(jù)通道傳輸來的最小化傳輸差分信號(hào)tmds，將每個(gè)數(shù)據(jù)通道傳輸來的tmds轉(zhuǎn)換為數(shù)字信號(hào)，所述數(shù)字信號(hào)的格式為每個(gè)時(shí)鐘輸出n個(gè)字節(jié)的數(shù)據(jù)，且當(dāng)前時(shí)鐘周期為標(biāo)準(zhǔn)時(shí)鐘周期的n倍，所述n為大于1的正整數(shù)；

步驟s410，檢測(cè)當(dāng)前時(shí)鐘的周期是否為標(biāo)準(zhǔn)時(shí)鐘周期的n倍。

步驟s420，獲取當(dāng)前標(biāo)準(zhǔn)時(shí)鐘與數(shù)據(jù)速率比值和加擾使能，并實(shí)時(shí)更新。

具體的，可根據(jù)hdmiddc通信協(xié)議，監(jiān)測(cè)hdmi2.0scdc(stateandcontroldatachannel，狀態(tài)和控制數(shù)據(jù)通道)的tmds配置寄存器，獲取當(dāng)前tmds時(shí)鐘與數(shù)據(jù)速率比值和加擾使能，并實(shí)時(shí)更新

步驟s430，將每個(gè)數(shù)據(jù)通道對(duì)應(yīng)的n個(gè)字節(jié)的數(shù)據(jù)進(jìn)行對(duì)齊生成一組對(duì)齊后的數(shù)據(jù)；

步驟s440，將三組對(duì)齊后的數(shù)據(jù)進(jìn)行同步生成同步后的數(shù)字信號(hào)；

步驟s450，統(tǒng)計(jì)每組對(duì)齊后的數(shù)據(jù)在預(yù)設(shè)時(shí)間內(nèi)出現(xiàn)的錯(cuò)誤計(jì)數(shù)，當(dāng)所述錯(cuò)誤計(jì)數(shù)查出預(yù)設(shè)閾值時(shí)，輸出中斷信號(hào)至外部微控制單元mcu以使所述mcu通知源端重新進(jìn)行校準(zhǔn)，將校準(zhǔn)后的信號(hào)通過三個(gè)數(shù)據(jù)通道輸出。

步驟s460，將所述同步后的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)輸出。

需要說明的是，本實(shí)施例中除步驟s420外，其他步驟的具體實(shí)現(xiàn)可參見上一實(shí)施例。

在本實(shí)施例中，硬件自動(dòng)檢測(cè)當(dāng)前tmds時(shí)鐘與數(shù)據(jù)速率比值和加擾使能，減少了軟件配置的流程，可減少系統(tǒng)響應(yīng)時(shí)間，可快速輸出正確的視頻圖像。

進(jìn)一步需要說明的是，方法實(shí)施例中各個(gè)步驟的執(zhí)行先后順序并不受步驟標(biāo)號(hào)的限制，在不同的場(chǎng)景下，各個(gè)步驟的執(zhí)行先后順序可以不同。

請(qǐng)參閱附圖5，圖5為本發(fā)明實(shí)施例公開的一種信號(hào)傳輸?shù)南到y(tǒng)的結(jié)構(gòu)示意圖，該系統(tǒng)包括：

數(shù)據(jù)接收器100，用于接收從hdmi的三個(gè)數(shù)據(jù)通道傳輸來的最小化傳輸差分信號(hào)tmds，將每個(gè)數(shù)據(jù)通道傳輸來的tmds轉(zhuǎn)換為數(shù)字信號(hào)，所述數(shù)字信號(hào)的格式為每個(gè)時(shí)鐘輸出n個(gè)字節(jié)的數(shù)據(jù)，且當(dāng)前時(shí)鐘周期為標(biāo)準(zhǔn)時(shí)鐘周期的n倍，所述n為大于1的正整數(shù)；

數(shù)據(jù)對(duì)齊模塊110，用于將每個(gè)數(shù)據(jù)通道對(duì)應(yīng)的n個(gè)字節(jié)的數(shù)據(jù)進(jìn)行對(duì)齊生成一組對(duì)齊后的數(shù)據(jù)；

通道同步模塊120，用于將三組對(duì)齊后的數(shù)據(jù)進(jìn)行同步生成同步后的數(shù)字信號(hào)；

數(shù)據(jù)發(fā)送器130，用于將所述同步后的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)輸出。

請(qǐng)參閱附圖6，圖6為本發(fā)明實(shí)施例公開的再一種信號(hào)傳輸?shù)南到y(tǒng)的結(jié)構(gòu)示意圖，該系統(tǒng)除了包括圖5所示的數(shù)據(jù)接收器100、數(shù)據(jù)對(duì)齊模塊110、通道同步模塊120和數(shù)據(jù)發(fā)送器130之外，還包括錯(cuò)誤檢測(cè)模塊140。

錯(cuò)誤檢測(cè)模塊140，用于在所述將三組對(duì)齊后的數(shù)據(jù)進(jìn)行同步生成同步后的數(shù)字信號(hào)之后，統(tǒng)計(jì)每組對(duì)齊后的數(shù)據(jù)在預(yù)設(shè)時(shí)間內(nèi)出現(xiàn)的錯(cuò)誤計(jì)數(shù)，當(dāng)所述錯(cuò)誤計(jì)數(shù)查出預(yù)設(shè)閾值時(shí)，輸出中斷信號(hào)至外部微控制單元mcu以使所述mcu通知源端重新進(jìn)行校準(zhǔn)，將校準(zhǔn)后的信號(hào)通過三個(gè)數(shù)據(jù)通道輸出。

請(qǐng)參閱附圖7，圖7為本發(fā)明實(shí)施例公開的又一種信號(hào)傳輸?shù)南到y(tǒng)的結(jié)構(gòu)示意圖，該系統(tǒng)除了包括圖6所示的數(shù)據(jù)接收器100、數(shù)據(jù)對(duì)齊模塊110、通道同步模塊120、數(shù)據(jù)發(fā)送器130和錯(cuò)誤檢測(cè)模塊140之外，還包括時(shí)鐘檢測(cè)模塊150。

時(shí)鐘檢測(cè)模塊150，用于檢測(cè)當(dāng)前時(shí)鐘的周期是否為標(biāo)準(zhǔn)時(shí)鐘周期的n倍。

請(qǐng)參閱附圖8，圖8為本發(fā)明實(shí)施例公開的又一種信號(hào)傳輸?shù)南到y(tǒng)的結(jié)構(gòu)示意圖，該系統(tǒng)除了包括圖7所示的數(shù)據(jù)接收器100、數(shù)據(jù)對(duì)齊模塊110、通道同步模塊120、數(shù)據(jù)發(fā)送器130、錯(cuò)誤檢測(cè)模塊140和時(shí)鐘檢測(cè)模塊150之外，還包括scdc模塊160。

scdc模塊160，用于獲取當(dāng)前標(biāo)準(zhǔn)時(shí)鐘與數(shù)據(jù)速率比值和加擾使能，并實(shí)時(shí)更新。

綜上所述：

本發(fā)明實(shí)施例中公開了一種信號(hào)傳輸?shù)姆椒跋到y(tǒng)，接收從hdmi的三個(gè)數(shù)據(jù)通道傳輸來的最小化傳輸差分信號(hào)tmds，將每個(gè)數(shù)據(jù)通道傳輸來的tmds轉(zhuǎn)換為數(shù)字信號(hào)，所述數(shù)字信號(hào)的格式為每個(gè)時(shí)鐘輸出n個(gè)字節(jié)的數(shù)據(jù)，且當(dāng)前時(shí)鐘周期為標(biāo)準(zhǔn)時(shí)鐘周期的n倍，所述n為大于1的正整數(shù)；然后，將每個(gè)數(shù)據(jù)通道對(duì)應(yīng)的n個(gè)字節(jié)的數(shù)據(jù)進(jìn)行對(duì)齊生成一組對(duì)齊后的數(shù)據(jù)；再將三組對(duì)齊后的數(shù)據(jù)進(jìn)行同步生成同步后的數(shù)字信號(hào)；最后將所述同步后的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)輸出。通過將每個(gè)數(shù)據(jù)通道傳輸來的tmds轉(zhuǎn)換為數(shù)字信號(hào)，所述數(shù)字信號(hào)的格式為每個(gè)時(shí)鐘輸出n個(gè)字節(jié)的數(shù)據(jù)，且當(dāng)前時(shí)鐘周期為標(biāo)準(zhǔn)時(shí)鐘周期的n倍，能夠降低數(shù)字時(shí)鐘頻率，可以在較低工藝下實(shí)現(xiàn)信號(hào)的傳輸，進(jìn)而降低開發(fā)芯片的工藝成本和開發(fā)難度。

本說明書中各個(gè)實(shí)施例采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似部分互相參見即可。對(duì)于實(shí)施例公開的裝置而言，由于其與實(shí)施例公開的方法相對(duì)應(yīng)，所以描述的比較簡(jiǎn)單，相關(guān)之處參見方法部分說明即可。

專業(yè)人員還可以進(jìn)一步意識(shí)到，結(jié)合本文中所公開的實(shí)施例描述的各示例的單元及算法步驟，能夠以電子硬件、計(jì)算機(jī)軟件或者二者的結(jié)合來實(shí)現(xiàn)，為了清楚地說明硬件和軟件的可互換性，在上述說明中已經(jīng)按照功能一般性地描述了各示例的組成及步驟。這些功能究竟以硬件還是軟件方式來執(zhí)行，取決于技術(shù)方案的特定應(yīng)用和設(shè)計(jì)約束條件。專業(yè)技術(shù)人員可以對(duì)每個(gè)特定的應(yīng)用來使用不同方法來實(shí)現(xiàn)所描述的功能，但是這種實(shí)現(xiàn)不應(yīng)認(rèn)為超出本發(fā)明的范圍。

結(jié)合本文中所公開的實(shí)施例描述的方法或算法的步驟可以直接用硬件、處理器執(zhí)行的軟件模塊，或者二者的結(jié)合來實(shí)施。軟件模塊可以置于隨機(jī)存儲(chǔ)器(ram)、內(nèi)存、只讀存儲(chǔ)器(rom)、電可編程rom、電可擦除可編程rom、寄存器、硬盤、可移動(dòng)磁盤、cd-rom、或技術(shù)領(lǐng)域內(nèi)所公知的任意其它形式的存儲(chǔ)介質(zhì)中。

對(duì)所公開的實(shí)施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對(duì)這些實(shí)施例的多種修改對(duì)本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本發(fā)明將不會(huì)被限制于本文所示的這些實(shí)施例，而是要符合與本文所公開的原理和新穎特點(diǎn)相一致的最寬的范圍。