分案申請的相關信息

本案是分案申請。該分案的原申請(第一次提出的申請)為申請日為2008年2月29日、申請?zhí)枮?00880005637.2、發(fā)明名稱為“三相極性編碼串行接口”的發(fā)明專利申請案。

針對上述原申請，申請人提出了申請?zhí)枮?01410412611.7、發(fā)明名稱為“三相極性編碼串行接口”的發(fā)明專利申請案。針對該申請案的第一次審查意見通知書認為存在單一性缺陷，據此，申請人提出本分案申請。

本發(fā)明大體上涉及高速串行通信。更確切地說，本發(fā)明涉及用于高速串行通信的三相調制數據編碼方案。

背景技術：

在高速串行通信領域，對于不斷提高的數據速率的需求持續(xù)增長。

許多常規(guī)高速串行接口系統對于單獨的數據信號和時鐘信號使用非歸零(nrz)數據編碼。然而，數據信號和時鐘信號的此分離通常會導致兩個信號之間出現偏斜，從而限制了接口的最大可能鏈路數據速率。

通常在串行接口的接收端處使用抗偏斜電路，以消除數據信號與時鐘信號之間的偏斜。因此，串行接口的占用面積(realestate)要求和鏈路啟動時間兩者均增加，其中后者在接口正以低工作循環(huán)間歇性使用以使系統功率消耗最小化時成為不利因素。

其它常規(guī)串行接口系統因為使用數據信號和選通信號而較不容易受到偏斜的影響，但在高速操作時仍然會遇到偏斜問題。

此外，某些集成接收器裝置通常建置有較慢的邏輯，因為其為了驅動高電壓而具有較大的特征大小。例如用于驅動lcd面板的集成lcd控制器－驅動器電路就有這種情況。因此，將難以為此些使用常規(guī)系統的裝置實施高速串行接口。

因此，需要一種解決常規(guī)串行接口系統的上述問題的高速串行接口。另外，需要一種相對于常規(guī)系統具有增加的容量和減少的功率消耗的高速串行接口。

技術實現要素：

本文中提供一種高速串行接口。

在一個方面中，所述高速串行接口使用三相調制數據編碼方案來聯合地對數據信息和時鐘信息進行編碼。因此，不再需要接口的接收端處的抗偏斜電路，從而使得鏈路啟動時間減少且鏈路效率和功率消耗得以改善。在一個實施例中，所述高速串行接口使用比針對數據信息和時鐘信息具有單獨導體的常規(guī)系統少的信號導體。在另一實施例中，所述串行接口允許以任何速度傳輸數據，而根本無需接收端事先知道傳輸數據速率。

在另一方面中，所述高速串行接口使用極性編碼三相調制數據編碼方案來聯合地對數據信息和時鐘信息進行編碼。這除了上述優(yōu)點外，進而通過允許在任何單個波特間隔中傳輸一個以上位而進一步增加串行接口的鏈路容量。

在又一方面中，使用極性編碼三相調制數據編碼方案為某些具有較慢邏輯電路的接收器驅動器實施高速串行接口。通過在接口上每次轉換編碼至少兩個位，所述編碼方案允許數據轉換速率是普通串行數據速率的一半。

本文中提供的采用三相調制數據編碼方案的高速接口消耗的電流是使用相同驅動器的其它高速接口的一半。這是因為一次只有一個驅動器輸出是有效的，而不是像在其它串行接口中常見的情況那樣有兩個同時有效的輸出(例如，數據和時鐘或數據和選通)。此功率消耗的減少與采用三相調制數據編碼方案的高速接口的以其它串行接口的至少兩倍的速率發(fā)送數據的能力結合。

下文中參考附圖詳細描述本發(fā)明的其它實施例、特征和優(yōu)點以及本發(fā)明的各種實施例的結構和操作。

附圖說明

附圖并入本文中且形成說明書的一部分，附圖說明本發(fā)明，且與描述一起進一步用以闡釋本發(fā)明的原理，并使相關領域的技術人員能夠制作和使用本發(fā)明。

圖1說明3電平差分數據編碼方案中的實例轉變。

圖2說明循環(huán)狀態(tài)圖。

圖3是說明三相調制數據編碼方案的實例。

圖4說明用于實施三相調制數據編碼方案的串行接口發(fā)射器。

圖5說明根據三相調制數據編碼方案的對應于編碼狀態(tài)的當前流程情景。

圖6說明用于三相調制數據編碼方案的示范性數據恢復電路。

圖7說明時序偏移對圖3的三相調制數據編碼方案的影響。

圖8是極性編碼三相調制數據編碼方案的實例狀態(tài)表。

圖9是說明根據圖8的狀態(tài)圖的極性編碼三相調制數據編碼方案的實例。

圖10說明印刷布線板上的用于實現三相調制數據編碼方案的信號導體的實例實施方案。

圖11說明電纜中的用于實現三相調制數據編碼方案的信號導體的實例實施方案。

圖12說明極性編碼三相調制數據編碼方案的實例狀態(tài)圖。

圖13說明用于極性編碼三相調制數據編碼方案的示范性數據恢復電路。

圖14說明圖13的實例數據恢復電路的額外電路。

圖15說明用于對圖13和圖14的數據恢復電路的輸出進行解碼的實例數據解碼器。

將參看附圖描述本發(fā)明。元件首次出現的圖通常由對應參考數字中的最左邊的數字來指示。

具體實施方式

本說明書揭示一個或一個以上并入有本發(fā)明的特征的實施例。所揭示的實施例只是示范說明本發(fā)明。本發(fā)明的范圍不限于所揭示的實施例。本發(fā)明由隨附權利要求書界定。

所描述的實施例及說明書中對“一個實施例”、“實施例”、“實例實施例”等的提及是指示所描述的實施例可包含特定特征、結構或特性，但可能并非每個實施例都必然包含所述特定特征、結構或特性。此外，此些短語未必指代相同實施例。此外，當結合一實施例描述特定特征、結構或特性時，我們認為結合已明確描述或未明確描述的其它實施例實行此些特征、結構或特性是屬于所述領域的技術人員的知識范圍。

本發(fā)明的實施例可以硬件、固件、軟件或其任何組合實施。本發(fā)明的實施例也可實施為存儲在機器可讀媒體上的指令，所述指令可由一個或一個以上處理器讀取和執(zhí)行。機器可讀媒體可包含任何用于以機器(例如，計算裝置)可讀取的形式存儲或傳輸信息的機制。舉例來說，機器可讀媒體可包含只讀存儲器(rom)，隨機存取存儲器(ram)，磁盤存儲媒體，光學存儲媒體，快閃存儲器裝置，電、光、聲或其它形式的傳播信號(例如，載波、紅外信號、數字信號等)等等。此外，本文中可能將固件、軟件、例行程序、指令描述為執(zhí)行特定動作。然而，應明白此些描述只是為了方便，且此些動作事實上起因于計算裝置、處理器、控制器或其它裝置執(zhí)行所述固件、軟件、例行程序、指令等。

關于嵌入時序信息的數據編碼

如上所述，為了消除數據信號與時鐘信號之間的偏斜或對串行接口中的抗偏斜電路的需要，需要聯合地對數據信息和時鐘信息(或數據信號中的嵌入時序信息)進行編碼。用于實現所述目標的一種常用技術是通過使用差分數據編碼方案，借此在單個信號的狀態(tài)轉變中聯合地編碼數據信息和時鐘信息。

大部分差分數據編碼方案是電平差分方案，借此關于數據信號和時鐘信號的電平(量值)的變化來界定狀態(tài)轉變。

圖1說明3電平差分數據編碼方案中的實例轉變。根據圖1的方案，從-v到0的信號電平(電壓)轉變是邏輯0，從-v到+v的信號電平(電壓)轉變是邏輯1，從0到-v的信號電平(電壓)轉變是邏輯0，從0到+v的信號電平(電壓)轉變是邏輯1，從+v到0的信號電平(電壓)轉變是邏輯1，且從+v到-v的信號電平(電壓)轉變是邏輯0。

實例轉變102和104說明兩個信號電平轉變，借此信號電平從-v改變成+v。轉變102包含從-v到0的第一轉變，隨后是從0到+v的第二轉變，用以傳輸01數據序列。轉變104包含從-v到+v的單個轉變，用以傳輸邏輯1。

然而，如圖1所示，由于信號轉換速率與接收端處的數據恢復電路的響應時間相比較慢，所以轉變102和104兩者看起來相同，且由恢復電路解釋為01。在圖1中說明的情況下或者當轉換速率比數據恢復電路的響應時間快時，在從+v到-v的轉變時發(fā)生類似的轉變解碼問題。

解碼狀態(tài)轉變的此不定性是由于具有必須通過中間狀態(tài)以便到達所要狀態(tài)的轉變。因此，需要使用“循環(huán)”狀態(tài)轉變的差分數據編碼方案來解決差分數據編碼方案中的不定狀態(tài)轉變。

關于循環(huán)狀態(tài)轉變的差分數據編碼

圖2說明循環(huán)狀態(tài)圖200，其可用來界定差分數據編碼方案中的狀態(tài)轉變。根據狀態(tài)圖200，基于三個狀態(tài)a、b與c之間的轉變來編碼數據。請注意，任何兩個狀態(tài)之間的轉變(a到b、b到a、b到c、c到b、a到c和c到a)均在單個步驟中發(fā)生，而無需穿過中間狀態(tài)。由此，基于狀態(tài)圖200的差分數據編碼方案將不存在上述狀態(tài)轉變解碼問題。

圖3說明基于圖2的循環(huán)狀態(tài)圖200的三相調制數據編碼方案300。根據數據編碼方案300，使用三個導體a、b和c來傳輸在兩個方向上旋轉的3相信號。組成3相信號的三個信號(由導體a、b和c攜載)是獨立的，其中每一信號相對于其余兩個信號有120度的相位差。

在任何時候，導體a、b和c中的恰好兩者攜載信號，其中數據編碼狀態(tài)是關于導體之間的信號流界定的。在一個實施例中，用從a到b、從b到c和從c到a的信號流來界定三個狀態(tài)(分別對應于圖2的狀態(tài)a、b、c)。于是根據狀態(tài)圖200來界定所述三個狀態(tài)之間的轉變以確保循環(huán)狀態(tài)轉變。在一個實施例中，順時針轉變(a到b)到(b到c)、(b到c)到(c到a)和(c到a)到(a到b)用于傳輸邏輯1，而逆時針轉變(b到c)到(a到b)、(a到b)到(c到a)和(c到a)到(b到c)用于傳輸邏輯0。

返回參看圖3，其展示使用三相調制方案的數據編碼實例。信號302、304和306分別說明施加于導體a、b和c的電壓信號。在任何時候，第一導體耦合到正電壓(例如，+v)、第二導體耦合到負電壓(例如，-v)，而剩余的第三導體為開路。由此，由第一導體與第二導體之間的電流流動確定編碼狀態(tài)。也請注意，如由信號308(a>b)、310(b>c)和312(c到a)說明，在任何時候狀態(tài)(a到b)、(b到c)和(c到a)中僅一者可為真，其中順時針狀態(tài)轉變用于傳輸1，且逆時針狀態(tài)轉變用于傳輸邏輯0。在一個實施例中，信號308、310和312是使用比較導體a、b和c上的電壓的比較器產生的。

圖4說明用于實施圖3的三相調制數據編碼方案300的串行接口發(fā)射器電路400。電路400是使用電流驅動器電路實施的。也存在所屬領域的技術人員基于本文中的教示可明白的其它電路實施方案。

電路400包含多個電流源402a-f，其可使用開關404a-f耦合到導體a、b和c的第一端。導體a、b和c的第二端使用終端阻抗406a-c耦合在一起。在一個實施例中，導體a、b和c中的每一者具有自然阻抗值z0，其中終端阻抗406a-c各具有3z0的阻抗值。

在任何時候，開關404a-f中的恰好兩者閉合以引起導體a、b和c中的恰好兩者之間的電流流動。由此，在任何時候在電路中均存在單個電流路徑。此外，根據編碼方案300，只允許電流從導體a流動到導體b，從導體b流動到導體c或從導體c流動到導體a。這三個電流流動情景對應于數據編碼方案300的僅三個有效編碼狀態(tài)，且在圖5中相對于發(fā)射器電路400來說明。

數據恢復電路

在串行接口的接收端，使用數據恢復電路對由發(fā)射器電路傳輸的數據進行解碼。在一個實施例中，監(jiān)視發(fā)射器電路400中的終端電阻器406a-b上的電壓以檢測狀態(tài)轉變。舉例來說，產生類似于圖3的信號a>b308、b>c310和c>a312的信號，借此在任何時候這些信號中均恰好有一者為高，這指示當前編碼狀態(tài)。

圖6說明實例性數據恢復電路600，其可用來對根據三相調制數據編碼方案傳輸的數據進行解碼。也可使用所屬領域的技術人員基于本文中的教示將了解的其它數據恢復電路實施方案。

數據恢復電路600包含第一、第二和第三d觸發(fā)器層610、624和638以及多路復用器電路646。

數據恢復電路600接收輸入信號a-到-b602、b-到-c604和c-到-a606。在任何時候，信號602、604和606中均恰好有一者為高，這指示正傳輸的當前編碼狀態(tài)。分別將信號602、604和606輸入到第一層d觸發(fā)器612、614和616中。

第一層d觸發(fā)器612、614和616捕捉由信號602、604和606指示的最近狀態(tài)轉變。請注意，d觸發(fā)器612、614和616中的每一者的d數據輸入均耦合到邏輯1，且每當其相應時鐘輸入602、604或606經歷上升沿轉變時被設置。也請注意，每當d觸發(fā)器612、614和616中的一者被設置時，其異步地復位其它兩個第一層d觸發(fā)器。在一個實施例中，這是通過以下方式進行的：將每一第一層d觸發(fā)器的q輸出通過上升沿觸發(fā)的脈沖電路耦合到其它兩個第一層d觸發(fā)器的復位輸入。舉例來說，在圖6的實施例中，d觸發(fā)器612的q輸出分別通過or門620和622耦合到d觸發(fā)器614和616的復位輸入。在一實施例中，為了確保d觸發(fā)器612、614和616僅在發(fā)生非相應狀態(tài)時暫時復位，d觸發(fā)器612、614和616的q輸出通過一電路耦合到or門618、620和622，所述電路確保or門618、620和622只具備窄正脈沖而不具備值為一的連續(xù)信號。舉例來說，d觸發(fā)器612的q輸出通過and門耦合到or門620和622，所述and門接收所述q輸出和其經延遲的反轉版本作為輸入。

第二層d觸發(fā)器626、628和630被配置為翻轉觸發(fā)器(toggleflipflop)，其q反輸出連接到其d輸入。相應地，第二層觸發(fā)器626、628和630在其相應時鐘輸入信號602、604和606的上升沿處翻轉。請注意，信號602、604和606中的上升沿對應于數據編碼方案中的狀態(tài)轉變。由此，由于任何時候可能發(fā)生恰好一個狀態(tài)轉變，所以在任何時候第二層d觸發(fā)器626、628、630中的僅一者翻轉。觸發(fā)器626、628和630的q反輸出被輸入到三輸入xor門632，從而產生接收器時鐘rx_clk636。請注意，每當觸發(fā)器626、628和630的q反輸出中的任一者翻轉時，接收器時鐘636將翻轉，因而產生半速率時鐘。

第三層d觸發(fā)器640、642和644的時鐘輸入分別由信號a到b602、b到c604和c到a606驅動。其d輸入交叉耦合到第一層的q輸出，使得第一層觸發(fā)器616的q輸出耦合到觸發(fā)器640的d輸入，第一層觸發(fā)器612的q輸出耦合到觸發(fā)器642的d輸入，且第一層觸發(fā)器614的q輸出耦合到觸發(fā)器644的d輸入。

由此，第三層觸發(fā)器640、642和644分別捕捉c到a、a到b和b到c狀態(tài)發(fā)生，且分別針對(c到a)到(a到b)、(a到b)到(b到c)和(b到c)到(c到a)轉變輸出邏輯1。如上文相對于圖3所指示，這些轉變是順時針轉變。對于逆時針轉變，觸發(fā)器640、642和644全部輸出邏輯0。請注意，由于任何時候恰好一個狀態(tài)轉變可能發(fā)生，所以任何時候觸發(fā)器640、642和644的q輸出中的僅一者可為邏輯1。

觸發(fā)器640、642和644的q輸出被輸入到多路復用器電路646，其中來自第一觸發(fā)器層610的q輸出提供多路復用器的選擇輸入。在一個實施例中，多路復用器646包含and門648、650和652隨后是三輸入or門654的層。and門648、650和652提供or門654的輸入，or門654提供數據恢復電路600的輸出信號656。請注意，每當and門648、650和652中的任一者輸出邏輯1時輸出信號656為邏輯1，這種情況僅在順時針狀態(tài)轉變時發(fā)生，如上文所述。相應地，對于順時針狀態(tài)轉變，輸出信號656為邏輯1，而對于逆時針狀態(tài)轉變，輸出信號656為邏輯0，因而具有恢復根據三相調制方案編碼的信息的能力。

時序偏移對三相調制的影響

圖7是說明時序偏移對三相調制數據編碼方案的影響的實例700。如圖7所示，3相數據和時鐘信號的信號a702、b704和c706之間的時序偏移導致3相信號中的相位重疊。通常，此時序偏移可能是因為導體a、b和c之間的信號延遲的差異。因此，在表示數據恢復電路的輸入的信號a>b708、b>c710和c>a712中可能會出現不定狀況。然而，幸運的是這些不定狀況可通過添加電壓或電流偏移來解決，如在信號714、716和718中說明。

極性編碼三相調制

如上所述，三相調制數據編碼方案使用順時針狀態(tài)轉變來傳輸邏輯一，且使用逆時針狀態(tài)轉變來傳輸邏輯零。由此，不論是順時針狀態(tài)轉變還是逆時針狀態(tài)轉變，在每一狀態(tài)轉變期間均傳輸恰好一個數據位。

然而，除了狀態(tài)轉變的方向性之外，還可通過利用編碼狀態(tài)的極性進一步提高三相調制數據編碼方案的能力。返回參看圖5，例如，可使用電流流動的極性來產生額外編碼狀態(tài)，例如a到b正、a到b負、b到c正、b到c負、c到a正和c到a負。通過具有兩倍數目的編碼狀態(tài)，狀態(tài)轉變的數目且因此可在每一狀態(tài)轉變期間編碼的數據位的數目可增加。此編碼方案稱為極性編碼三相調制。

圖8說明極性編碼三相調制數據編碼方案的實例狀態(tài)表800。所屬領域的技術人員基于本文中的教示將了解，使用狀態(tài)轉變到傳輸的位的變化但等效的映射的其它狀態(tài)圖也是可能的。

根據狀態(tài)表800，在每一狀態(tài)轉變期間傳輸兩個數據位，這使得圖3的數據編碼方案的能力翻倍。也請注意，狀態(tài)表800中的狀態(tài)轉變仍符合循環(huán)，如圖2的狀態(tài)圖200中所說明。

在其它實施例中，可進一步劃分實例狀態(tài)表800中的狀態(tài)轉變以產生額外轉變，因而允許編碼方案的能力進一步提高。舉例來說，可將狀態(tài)轉變(a到b正或負到b到c正)劃分成兩個轉變(a到b正到b到c正)和(a到b負到b到c正)。舉例來說，從狀態(tài)a到b正，下一狀態(tài)可為以下五個狀態(tài)中的任一者：a到b負、b到c正、b到c負、c到a正或c到a負。這允許在單個狀態(tài)轉變中編碼log2(5)或大約2.3216位信息。使用此技術，可在7個連續(xù)狀態(tài)轉變中編碼16位信息。

圖12說明基于極性編碼三相調制數據編碼方案的實例狀態(tài)圖1200，其展示不同編碼狀態(tài)之間的所有可能的狀態(tài)轉變。

圖9是說明根據圖8的狀態(tài)圖800的極性編碼三相調制數據編碼方案的實例900。

使用三個導體a、b和c來傳輸在兩個方向上旋轉的3相信號。組成3相信號的三個信號902、904和906(由導體a、b和c攜載)是獨立的，其中每一信號相對于其余兩個信號有120度的相位差。

在任何時候，導體a、b和c中的恰好兩者攜載信號，其中數據編碼狀態(tài)是關于導體之間的信號流和所述信號流的極性兩者界定的。數據編碼是根據狀態(tài)圖800中界定的狀態(tài)轉變來完成的。在一個實施例中，使用順時針狀態(tài)轉變(a到b到b到c、b到c到c到a，和c到a到a到b)來傳輸以邏輯1(10和11)開始的數據序列，且使用逆時針狀態(tài)轉變(a到b到c到a、b到c到a到b，和c到a到b到c)來傳輸以邏輯零(00和01)開始的數據序列。

圖13說明實例數據恢復電路1300，其可用來對根據極性編碼三相調制數據編碼方案傳輸的數據進行解碼。也可使用所屬領域的技術人員基于本文中的教示將了解的其它數據恢復電路實施方案。下文描述恢復電路1300的操作。

恢復電路1300從前面的模擬電路接收輸入信號1302、1304、1306、1308、1310和1312。在任何時候，信號1302、1304、1306、1308、1310和1312中的僅一者可具有為一的值，這取決于剛剛發(fā)生了哪個編碼狀態(tài)。在實施時，信號之間可能發(fā)生重疊或間隙。輸入信號1302、1304、1306、1308、1310和1312分別耦合到d觸發(fā)器11到16的時鐘輸入。d觸發(fā)器11到16中的每一者的d數據輸入耦合到邏輯一，這使得每當d觸發(fā)器11到16中的每一者的相應時鐘輸入經歷上升沿轉變時，其q輸出具有為一的值。舉例來說，每當輸入信號1302經歷上升沿轉變時或等效地每當發(fā)生狀態(tài)a到b正時，d觸發(fā)器11將具有為一的q輸出。由此，d觸發(fā)器11到16捕捉六個狀態(tài)中剛發(fā)生的那個狀態(tài)，如由其相應q輸出1322、1324、1326、1328、1330、1332指示。由于任何時候均僅一個狀態(tài)可發(fā)生，所以在任何時候輸出1322、1324、1326、1328、1330和1332中的僅一者可繼續(xù)具有為一的值。如下文將進一步描述，每當發(fā)生新狀態(tài)時將出現短的重疊，其中對應于當前狀態(tài)和新狀態(tài)兩者的q輸出在將觸發(fā)器復位的延遲的持續(xù)時間期間具有為一的值。

當任何狀態(tài)由d觸發(fā)器11到16中的一者捕捉到時，將使其它觸發(fā)器復位。在電路1300中，這是使用or門1到6實現的，or門1到6為相應d觸發(fā)器11到16產生復位信號。or門1到6各接收由d觸發(fā)器11到16的q輸出(除了其相應d觸發(fā)器的q輸出)上的上升沿引起的脈沖以及復位信號1314作為輸入。舉例來說，or門1接收由d觸發(fā)器12到16的q輸出1324、1326、1328、1330和1330(但非其相應d觸發(fā)器11的q輸出1322)上的上升沿引起的脈沖以及復位信號1314。相應地，每當除了a到b正之外的任何狀態(tài)發(fā)生或如果復位信號1314被斷言時，or門1的輸出將為一。另一方面，當發(fā)生狀態(tài)a到b正且復位信號1341未被斷言時，or門1將輸出為零的值。

在一實施例中，為了確保d觸發(fā)器11到16僅在發(fā)生非相應狀態(tài)時暫時復位，d觸發(fā)器11到16的q輸出通過一電路耦合到or門1到6，所述電路確保or門1到6僅具備脈沖而不具備值為一的連續(xù)信號。舉例來說，d觸發(fā)器11的q輸出1322通過and門71耦合到or門2到6。and門71接收q輸出1322和q輸出1322的延遲的反轉版本作為輸入。請注意，就在d觸發(fā)器11捕捉到a到b正狀態(tài)發(fā)生之前，and門71的輸出為零，因為q輸出1322為零(d觸發(fā)器11將在先前已復位)。另一方面，q的延遲的反轉版本具有為一的值。當發(fā)生a到b正輸入時，q輸出1322改變成一。q的延遲的反轉版本在延遲(由所說明的延遲元件產生)的持續(xù)時間期間維持為一的值，然后改變成零。相應地，在延遲的持續(xù)時間期間，and門71將輸出為一的值，從而形成使觸發(fā)器12到16復位的脈沖。

d觸發(fā)器21到26用于產生雙數據速率時鐘信號rx_clk1316，每當呈現新輸入時所述時鐘信號發(fā)生轉變。d觸發(fā)器21到26分別接收輸入信號1302、1304、1306、1308、1310和1312作為時鐘輸入。d觸發(fā)器21到26還接收復位信號1314。如圖13所示，d觸發(fā)器21到26中的每一者的q反輸出被反饋回到其d數據輸入。由此，對于d觸發(fā)器21到26中的每一者，每當其相應輸入時鐘信號經歷上升沿轉變時，其q反輸出將從一翻轉成零或從零翻轉成一。如圖13中說明，d觸發(fā)器21到26的q反輸出一起輸入通過xor門35和36。xor門35和36的輸出又一起輸入通過xor門37。每當d觸發(fā)器21到26的一奇數q反輸出具有為一的值時，xor門37將輸出為一的值。由于任一時候d觸發(fā)器21到26的q反輸出中僅一者將翻轉而其它的將維持相同值，所以xor37的輸出將針對輸入1302、1304、1306、1308、1310和1312的每次變化而翻轉。這產生雙數據速率時鐘信號rx_clk1316。在一實施例中，使用延遲元件62來確保rx_clk信號與數據恢復電路1300輸出的其它信號同步。

or門31產生rx_data_polarity信號1318，其指示剛剛發(fā)生的狀態(tài)是具有正極性還是負極性。or門31分別接收d觸發(fā)器11到13的q輸出1322、1324和1326作為輸入。由此，每當發(fā)生正極性(a到b正、b到c正或c到a正)輸入時，or門31輸出為一的值。另一方面，當發(fā)生負極性狀態(tài)時，rx_data_polarity信號1318將具有為零的值。

or門32、33和34分別用于捕捉何時發(fā)生c到a狀態(tài)(正或負極性)、a到b狀態(tài)(正或負極性)和b到c狀態(tài)(正或負極性)(不論極性如何)。舉例來說，or門32分別接收d觸發(fā)器13和16的q輸出1326和1332作為輸入。由此，每當發(fā)生c到a正或c到a負時，or門32輸出為一的值。

如圖13中說明，or門32到34的輸出耦合到d觸發(fā)器41到46的d數據輸入。or門32的輸出耦合到d觸發(fā)器41和44的d輸入。類似地，or門33的輸出耦合到d觸發(fā)器42和45的d輸入，且or門34的輸出耦合到d觸發(fā)器43和46的d輸入。同時，d觸發(fā)器41到46的時鐘輸入分別耦合到輸入1302、1304、1306、1308、1310和1312。相應地，例如，每當前一狀態(tài)為c到a(不論極性如何)且當前狀態(tài)為a到b正時，d觸發(fā)器41將具有值為一的q輸出。參看圖12，其對應于從狀態(tài)c到a正或c到a負順時針轉變成狀態(tài)a到b正。類似地，每當前一狀態(tài)為c到a(不論極性如何)且當前狀態(tài)為a到b負時，d觸發(fā)器44將具有值為一的q輸出。參看圖12，其對應于從狀態(tài)c到a正或c到a負順時針轉變成狀態(tài)a到b負。相應地，d觸發(fā)器41到46各捕捉圖12中的狀態(tài)圖1200中的六個順時針轉變中的一者。

如圖13中說明，d觸發(fā)器41到46的q輸出與d觸發(fā)器11到16的相應q輸出一起被輸入到相應and門51到56中。舉例來說，d觸發(fā)器41的q輸出與d觸發(fā)器11的q輸出1322一起被輸入到and門51。and門51到56用于確保任何時候只反映六個順時針轉變中的一者。換句話說，任何時候and門51到56的輸出中的僅一者可具有為一的值。and門51到56的輸出被一起輸入到or門61中，從而產生rx_data_phase(接收數據相位)1320。相應地，每當發(fā)生順時針相位轉變時，rx_data_phase1320具有為一的值，否則，rx_data_phase1320具有為零的值。請注意，如果發(fā)生逆時針轉變或發(fā)生僅極性(同相轉變，例如a到b正到a到b負)轉變，則rx_data_phase1320可具有為零的值。舉例來說，如果當前狀態(tài)是a到b正，則在下一狀態(tài)為c到a負或a到b負時恢復電路1300將對于rx_data_polarity1318和rx_data_phase1320輸出相同值。因此，需要額外電路在這些類型的轉變之間進行區(qū)分。

圖14說明用于捕捉僅極性轉變的額外電路1400。對電路1400的輸入包含d觸發(fā)器11到16的輸入信號1302、1304、1306、1308、1310和1312以及q輸出1322、1324、1326、1328、1330和1332。電路1400包含d觸發(fā)器71到76，其用于捕捉僅極性轉變。舉例來說，d觸發(fā)器71接收輸入信號1302作為時鐘輸入，且接收q輸出信號1328作為d數據輸入，并且用于捕捉a到b負到a到b正轉變。請注意，當發(fā)生a到b負時，q輸出1328將具有為一的值。因此，當發(fā)生a到b正時，q輸出1328將繼續(xù)在q輸出1322的值改變成一的時間與觸發(fā)器12到16被復位的時間之間的延遲的持續(xù)時間期間具有為一的值。在所述延遲持續(xù)時間期間，輸入信號1302和q輸出1328兩者均將具有為一的值，從而使得d觸發(fā)器71的q輸出改變成為一的值。這也使得and門81的輸出具有為一的值。d觸發(fā)器72到76和相應and門82到86的操作相似。

and門81到86的輸出被一起輸入到or門87，or門87產生輸出信號rx_data_same_phase(接收數據同相)1402。每當發(fā)生六個可能的僅極性狀態(tài)轉變中的任一者時，輸出信號rx_data_same_phase1402因此具有為一的值。由此，rx_data_same_phase1402可用于在每當電路1300的rx_data_phase1320具有為零的值時確定轉變是僅極性的轉變還是逆時針轉變。

請注意，電路1400可與圖13的數據恢復電路1300一起操作。換句話說，如下文將進一步說明，電路1400的輸出rx_data_same_phase1402與電路1300的輸出rx_clk1316、rx_data_polarity1318和rx_data_phase1320一起被提供到后續(xù)的解碼器級以進行解碼。

圖15是可用于對由圖13和圖14中說明的數據恢復電路產生的輸出進行解碼的解碼器1502的實例實施例1500。解碼器1502接收七個輸入組1504、1506、1508、1510、1512、1514和1516。在實例實施例1500中，每一輸入組是3位輸入，其中對于圖13和圖14中說明的數據恢復電路的rx_data_phase、rx_data_polarity和rx_data_same_phase輸出中的每一者各一個位。解碼器1502對接收到的七個3位輸入組進行解碼，從而產生16位數據輸出1518。所屬領域的技術人員也可了解，解碼器1502的其它變化也是可能的。舉例來說，解碼器1502可接收多于或少于七個輸入組且/或產生不同長度的數據輸出1518。

實例串行接口實施方案

圖10和圖11說明采用本發(fā)明的三相調制數據編碼方案的實例串行接口實施方案。圖10說明印刷布線板上的實例實施方案1000。如圖所示，三個導體a、b和c在上層上與接地交錯，其中一電介質芯將其與下層中的接地分隔。在一個實施例中，從任何導體到接地的阻抗可具有z0值。圖11說明使用絞合三股電纜的實例實施方案1100。

用于移動顯示數字接口(mddi)的三相調制

移動顯示數字接口(mddi)是一種成本有效的低功率消耗傳遞機構，其實現了主機與客戶端之間的短程通信鏈路上的非常高速的串行數據傳遞。在某些實施例中，mddi接口可得益于使用本發(fā)明的三相調制數據編碼方案。

在一個方面中，mddi主機可包括若干類型的可得益于使用本發(fā)明的數據編碼方案的裝置中的一者。舉例來說，主機可為呈手持型、膝上型或類似移動計算裝置形式的便攜計算機。其也可為個人數據助理(pda)、尋呼裝置或許多無線電話或調制解調器中的一者?；蛘?，主機可為一種便攜娛樂或呈現裝置，例如便攜dvd或cd播放器或游戲裝置。此外，主機可作為主機裝置或控制元件駐存在各種其它廣泛使用或規(guī)劃的需要與客戶端的高速通信鏈路的商業(yè)產品中。舉例來說，主機可用于以高速率從視頻記錄裝置向基于存儲裝置的客戶端傳遞數據以獲得改進的響應，或者向高分辨率的較大屏幕傳遞數據以進行呈現。一般來說，所屬領域的技術人員將明白各種各樣的現代電子裝置和電器，所述現代電子裝置和電器可得益于使用此接口以及利用新添加的或現有的連接器或電纜中可用的有限數目的導體用較高數據速率的信息傳送來對較舊的裝置進行改型的能力。同時，mddi客戶端可包括各種可用于向最終用戶呈現信息或從用戶向主機呈現信息的裝置。舉例來說，并入在護目鏡或眼鏡中的微型顯示器、建置在帽子或頭盔中的投影裝置、建置在車輛中(例如在車窗或擋風玻璃中)的小型屏幕乃至全息元件，或各種用于呈現高質量聲音或音樂的揚聲器、耳機或音響系統。其它呈現裝置包含用于為會議或為電影和電視圖像呈現信息的投影儀或投影裝置。其它實例包含觸控墊或觸敏裝置、語音識別輸入裝置、安全掃描儀等的使用，以上裝置可在基本上不需要來自用戶的除觸摸或聲音之外的實際“輸入”的情況下被調用以從裝置或系統用戶傳遞大量信息。此外，計算機和車載設備或臺式設備的對接臺和無線電話的支架可充當對最終用戶或對其它裝置和設備的接口裝置，且采用客戶端(輸出或輸入裝置，例如鼠標)或主機來輔助傳遞數據，特別是在涉及高速網絡的情況下。然而，所屬領域的技術人員將不難認識到，本發(fā)明不限于這些裝置，市場上有其它許多提議使用的裝置希望用于在存儲和傳送方面或在回放呈現方面為最終用戶提供高質量圖像和聲音。本發(fā)明可用于增加各種元件或裝置之間的數據輸送量以適應實現所需的用戶體驗而需要的高數據速率。

結論

雖然上文已描述了本發(fā)明的各種實施例，但應了解，僅以舉例方式而不是作為限制而呈現所述實施例。相關領域的技術人員將容易明白，在不偏離本發(fā)明的精神和范圍的情況下可在其中進行各種形式和細節(jié)上的改變。因此，本發(fā)明的廣度和范圍不應受到任一上述示范性實施例的限制，而是僅應根據隨附權利要求書和其等效內容來界定。