本發(fā)明涉及電路領(lǐng)域，更具體地涉及一種功率管驅(qū)動系統(tǒng)和方法。

背景技術(shù)：

當(dāng)今，消費類電子市場要求電子設(shè)備更輕、更小、更薄的同時功能更多、更強大，這就要求電子設(shè)備中的電路集成度越來越高。集成電路技術(shù)的不斷發(fā)展使得電子設(shè)備中的電路集成度的不斷提高成為可能。但是，電子設(shè)備中的電路集成度的提高意味著電子設(shè)備中的芯片和印刷電路板(pcb)上的器件密度增加、電路之間的間距縮小，這導(dǎo)致電子設(shè)備中的電磁干擾(emi)成為突出問題。

例如，d類音頻功放因為具有高效率、低功耗的特點，而逐漸成為消費類電子市場廣泛使用的技術(shù)。d類音頻功放使用脈寬調(diào)制(pwm)技術(shù)，用模擬音頻信號的幅度來調(diào)制一系列矩形脈沖的寬度。對于理想的d類音頻功放，其功率管僅有導(dǎo)通和截止兩種狀態(tài)，因此它相對于a類和b類音頻功放具有更高的效率。但是，由于d類音頻功放的輸出端到負(fù)載之間不可避免地存在電感(例如，芯片的綁定線、封裝的管腳、pcb上的導(dǎo)線、以及喇叭都帶電感)和電容等儲能器件，所以如果d類音頻功放的pwm輸出信號在邏輯高電平和邏輯低電平之間的切換過程過快則必然會產(chǎn)生幅度較大且持續(xù)時間很短的過沖電壓和浪涌電流。此時，d類音頻功放的輸出端到負(fù)載之間的導(dǎo)線便等效為天線，將過沖電壓和浪涌電流產(chǎn)生的能量以電磁波的方式向外界輻射，導(dǎo)致輻射性電磁干擾。

根據(jù)基本的電磁場理論，d類音頻功放的pwm輸出信號在邏輯高電平和邏輯低電平之間的切換過程越快，過沖電壓和浪涌電流的幅度就越大，由過沖電壓和浪涌電流產(chǎn)生的能量也就越大，從而導(dǎo)致輻射性電磁干擾越大。此外，過沖電壓還會惡化d類音頻功放的總諧波失真(thd)，從而對d類音頻功放的音質(zhì)產(chǎn)生不利影響。更為嚴(yán)重的是，過大的過沖電壓或浪涌電流可能會超出d類音頻功放的功率管的最大耐電壓和耐電流能力，從而導(dǎo)致d類音頻功放的功率管的損毀。

為了有效抑制電子設(shè)備中的輻射性電磁干擾，除了改善電子設(shè)備中的pcb布局以外，還可以在電子設(shè)備的輸出端設(shè)置lc型低通濾波器。然而，電感的運用會使電子設(shè)備的成本增加，這在競爭異常激烈的消費類電子市場中是應(yīng)該盡量避免的。在實際應(yīng)用中，希望在不使用電感或用價格較低的磁珠器件取代電感的條件下，電子設(shè)備中的輻射性電磁干擾也能達(dá)到國家或者國際認(rèn)可的電磁兼容(emc)標(biāo)準(zhǔn)。

技術(shù)實現(xiàn)要素：

本發(fā)明提供了一種新穎的功率管驅(qū)動系統(tǒng)和方法，能夠有效抑制由于功率管的輸出信號在邏輯高電平和邏輯低電平之間的快速切換導(dǎo)致的輻射性電磁干擾。

根據(jù)本發(fā)明實施例的功率管驅(qū)動系統(tǒng)，包括與功率管下管的柵極連接的功率管下管驅(qū)動電路部分、以及與功率管上管的柵極連接的功率管上管驅(qū)動電路部分，其中，功率管下管驅(qū)動電路部分包括串行連接在電源電壓和地之間的第一開關(guān)電路和第二開關(guān)電路，第一開關(guān)電路和第二開關(guān)電路之間的連接點與功率管下管的柵極連接，功率管上管驅(qū)動電路部分包括串行連接在電源電壓和地之間的第三開關(guān)電路和第四開關(guān)電路，第三開關(guān)電路和第四開關(guān)電路之間的連接點與功率管上管的柵極連接，功率管下管驅(qū)動電路部分被配置為：在第一開關(guān)電路導(dǎo)通且第二開關(guān)電路截止期間，通過控制經(jīng)由第一開關(guān)電路對功率管下管的寄生電容充電的第一充電電流的大小來控制功率管下管在米勒平臺的停留時間，在第一開關(guān)電路截止且第二開關(guān)電路導(dǎo)通期間，通過控制經(jīng)由第二開關(guān)電路對功率管下管的寄生電容放電的第一放電電流的大小來控制功率管下管在米勒平臺的停留時間，功率管上管驅(qū)動電路部分被配置為：在第三開關(guān)電路導(dǎo)通且第四開關(guān)電路截止期間，通過控制經(jīng)由第三開關(guān)電路對功率管上管的寄生電容放電的第二放電電流的大小來控制功率管上管在米勒平臺的停留時間，在第三開關(guān)電路截止且第四開關(guān)電路導(dǎo)通期間，通過控制經(jīng)由第四開關(guān)電路對功率管上管的寄生電容充電的第二充電電流的大小來控制功率管上管在米勒平臺的停留時間，其中當(dāng)?shù)谝婚_關(guān)電路導(dǎo)通且第二開關(guān)電路截止時，第三開關(guān)電路截止且第四開關(guān)電路導(dǎo)通，當(dāng)?shù)谝婚_關(guān)電路截止且第二開關(guān)電路導(dǎo)通時，第三開關(guān)電路導(dǎo)通且第四開關(guān)電路截止。

根據(jù)本發(fā)明實施例的用于功率管驅(qū)動系統(tǒng)的功率管驅(qū)動方法，功率管驅(qū)動系統(tǒng)包括與功率管下管的柵極連接的功率管下管驅(qū)動電路部分、以及與功率管上管的柵極連接的功率管上管驅(qū)動電路部分，功率管下管驅(qū)動電路部分包括串行連接在電源電壓和地之間的第一開關(guān)電路和第二開關(guān)電路，第一開關(guān)電路和第二開關(guān)電路之間的連接點與功率管下管的柵極連接，功率管上管驅(qū)動電路部分包括串行連接在電源電壓和地之間的第三開關(guān)電路和第四開關(guān)電路，第三開關(guān)電路和第四開關(guān)電路之間的連接點與功率管上管的柵極連接，該功率管驅(qū)動方法包括：在第一開關(guān)電路導(dǎo)通且第二開關(guān)電路截止期間，通過控制經(jīng)由第一開關(guān)電路對功率管下管的寄生電容充電的第一充電電流的大小來控制功率管下管在米勒平臺的停留時間，在第一開關(guān)電路截止且第二開關(guān)電路導(dǎo)通期間，通過控制經(jīng)由第二開關(guān)電路對功率管下管的寄生電容放電的第一放電電流的大小來控制功率管下管在米勒平臺的停留時間，在第三開關(guān)電路導(dǎo)通且第四開關(guān)電路截止期間，通過控制經(jīng)由第三開關(guān)電路對功率管上管的寄生電容放電的第二放電電流的大小來控制功率管上管在米勒平臺的停留時間，在第三開關(guān)電路截止且第四開關(guān)電路導(dǎo)通期間，通過控制經(jīng)由第四開關(guān)電路對功率管上管的寄生電容充電的第二充電電流的大小來控制功率管上管在米勒平臺的停留時間，其中當(dāng)?shù)谝婚_關(guān)電路導(dǎo)通且第二開關(guān)電路截止時，第三開關(guān)電路截止且第四開關(guān)電路導(dǎo)通，當(dāng)?shù)谝婚_關(guān)電路截止且第二開關(guān)電路導(dǎo)通時，第三開關(guān)電路導(dǎo)通且第四開關(guān)電路截止。

根據(jù)本發(fā)明實施例的功率管驅(qū)動系統(tǒng)和方法，能夠控制功率管上管和功率管下管在米勒平臺的停留時間，從而能夠有效抑制由于功率管上管和功率管上管之間的信號輸出端的輸出信號在邏輯高電平和邏輯低電平之間的快速切換導(dǎo)致的輻射性電磁干擾。

附圖說明

通過閱讀以下參照附圖對非限制性實施例所作的詳細(xì)描述，本發(fā)明的其它特征、目的和優(yōu)點將會變得更明顯，其中，相同或相似的附圖標(biāo)記表示相同或相似的特征。

圖1示出了傳統(tǒng)的功率管驅(qū)動電路的一部分的示例電路圖；

圖2示出了根據(jù)本發(fā)明實施例的功率管驅(qū)動系統(tǒng)的示例電路圖；

圖3示出了圖2所示的功率管驅(qū)動系統(tǒng)中用于功率管下管的驅(qū)動電路部分的某些電壓信號的時序圖；

圖4示出了圖2所示的功率管驅(qū)動系統(tǒng)中用于功率管上管的驅(qū)動電路部分的某些電壓信號的時序圖。

具體實施方式

現(xiàn)在將參考附圖更全面地描述示例實施方式。然而，示例實施方式能夠以多種形式實施，且不應(yīng)被理解為限于在此闡述的實施方式；相反，提供這些實施方式使得本發(fā)明更全面和完整，并將示例實施方式的構(gòu)思全面地傳達(dá)給本領(lǐng)域的技術(shù)人員。在圖中，為了清晰，可能夸大了區(qū)域和層的厚度。在圖中相同的附圖標(biāo)記表示相同或類似的結(jié)構(gòu)，因而將省略它們的詳細(xì)描述。

此外，所描述的特征、結(jié)構(gòu)或特性可以以任何合適的方式結(jié)合在一個或更多實施例中。在下面的描述中，提供許多具體細(xì)節(jié)從而給出對本發(fā)明的實施例的充分理解。然而，本領(lǐng)域技術(shù)人員將意識到，可以實踐本發(fā)明的技術(shù)方案而沒有所述特定細(xì)節(jié)中的一個或更多，或者可以采用其它的方法、組元、材料等。在其它情況下，不詳細(xì)示出或描述公知結(jié)構(gòu)、材料或者操作以避免模糊本發(fā)明的主要技術(shù)創(chuàng)意。

對于諸如d類音頻功放之類的電子設(shè)備而言，減緩其pwm輸出信號在邏輯高電平和邏輯低電平之間的切換過程，即減緩pwm輸出信號的下降沿和上升沿的斜率可以減小由于pwm輸出信號在邏輯高電平和邏輯低電平之間的切換過程過快產(chǎn)生的過沖電壓和浪涌電流，從而抑制輻射性電磁干擾。然而，電子設(shè)備的pwm輸出信號的上升沿/下降沿的斜率過小將導(dǎo)致電子設(shè)備的thd和效率變差。

圖1示出了傳統(tǒng)的功率管驅(qū)動電路的一部分的示例電路圖。在圖1中，n1是功率管下管，p1是功率管上管，虛線方框內(nèi)的電路是功率管驅(qū)動電路100。如圖1所示，功率管驅(qū)動電路100包括反相器inv1和inv2、與非門nand1和nand2、以及延時模塊1和2，并且其輸入信號是pwm信號；功率管下管n1和功率管上管p1連接在電源電壓和地之間，并且它們的集電極連接在一起作為信號輸出端。圖1所示的功率管驅(qū)動電路100的工作原理如下：

假定pwm信號最初為邏輯低電平，nand1的輸出信號為邏輯高電平，延時模塊1對nand1的輸出信號進行延時生成的輸出信號(即，功率管上管p1的驅(qū)動信號hs_g)也為邏輯高電平，功率管上管p1處于截止?fàn)顟B(tài)；inv1的輸出信號為邏輯高電平，nand2的輸出信號為邏輯低電平，延時模塊2對nand2的輸出信號進行延時生成的輸出信號也為邏輯低電平，inv2的輸出信號(即，功率管下管n1的驅(qū)動信號ls_g)為邏輯高電平，功率管下管p1處于導(dǎo)通狀態(tài)。此時，信號輸出端的輸出信號out為邏輯低電平。

當(dāng)pwm信號從邏輯低電平變?yōu)檫壿嫺唠娖綍r，nand1的輸出信號從邏輯高電平變?yōu)檫壿嫷碗娖剑訒r模塊1對nand1的輸出信號進行延時生成的輸出信號(即，功率管上管p1的驅(qū)動信號hs_g)也從邏輯高電平變?yōu)檫壿嫷碗娖剑β使苌瞎躳1從截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài)；inv1的輸出信號從邏輯高電平變?yōu)檫壿嫷碗娖?，nand2的輸出信號從邏輯低電平變?yōu)檫壿嫺唠娖?，延時模塊2對nand2的輸出信號進行延時生成的輸出信號也從邏輯低電平變?yōu)檫壿嫺唠娖?，inv2的輸出信號(即，功率管下關(guān)n1的驅(qū)動信號)從邏輯高電平變?yōu)檫壿嫷碗娖?，功率管下管n1從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)。此時，信號輸出端的輸出信號out從邏輯低電平變?yōu)檫壿嫺唠娖健?/p>

當(dāng)pwm信號從邏輯高電平變?yōu)檫壿嫷碗娖綍r，nand1的輸出信號從邏輯低電平變?yōu)檫壿嫺唠娖?，延時模塊1對nand1的輸出信號進行延時生成的輸出信號(即，功率管上管p1的驅(qū)動信號hs_g)也從邏輯低電平變?yōu)檫壿嫺唠娖?，功率管上管p1從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)；inv1的輸出信號從邏輯低電平變?yōu)檫壿嫺唠娖?，nand2的輸出信號從邏輯高電平變?yōu)檫壿嫷碗娖剑訒r模塊2對nand2的輸出信號進行延時生成的輸出信號也從邏輯高電平變?yōu)檫壿嫷碗娖?，inv2的輸出信號(即，功率管下管n1的驅(qū)動信號ls_g)從邏輯低電平變?yōu)檫壿嫺唠娖剑β使苌瞎躰1從截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài)。此時，信號輸出端的輸出信號out從邏輯高電平變?yōu)檫壿嫷碗娖健?/p>

圖1中所示的功率管下管n1和功率管上管p1不會同時處于導(dǎo)通狀態(tài)，并且它們處于導(dǎo)通狀態(tài)的時間間隔取決于延時模塊1和延時模塊2。另外，輸出信號out從邏輯低電平變?yōu)檫壿嫺唠娖降纳仙龝r間由功率管上管p1從截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài)的狀態(tài)切換過程中在米勒平臺的停留時間決定或由功率管下管n1從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)的狀態(tài)切換過程中在米勒平臺的停留時間決定；輸出信號out從邏輯高電平變?yōu)檫壿嫷碗娖降南陆禃r間由功率管下管n1從截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài)的狀態(tài)切換過程中在米勒平臺的停留時間決定或由功率管上管p1從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)的狀態(tài)切換過程中在米勒平臺的停留時間決定；功率管上管p1和功率管下關(guān)n1在米勒平臺的停留時間取決于驅(qū)動電路100的最后一級對功率管上管p1和功率管下管n1的柵極與漏極之間的寄生電容cgd的充放電時間。

由于功率管驅(qū)動電路100的驅(qū)動能力是固定的，因此它會陷于一個兩難的抉擇：從抑制emi的角度出發(fā)，需要較長的米勒平臺的停留時間，但是這會使功率管上管p1和功率管下管n1從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)或從截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài)所需的時間較長，對電子設(shè)備的thd和效率造成負(fù)面影響；從提高電子設(shè)備的thd和效率角度出發(fā)，要盡量縮短功率管上p1和功率管下關(guān)n1從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)或從截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài)所需的時間，但這又會縮短功率管上管p1和功率管下管n1在米勒平臺的停留時間，造成輸出信號out的上升沿和下降沿陡峭，使emi嚴(yán)重。

鑒于以上所述的一個或多個問題，本發(fā)明提供了一種新穎的功率管驅(qū)動系統(tǒng)，能夠有效抑制由于功率管的輸出信號在邏輯高電平和邏輯低電平之間的快速切換導(dǎo)致的輻射性電磁干擾。

圖2示出了根據(jù)本發(fā)明實施例的功率管驅(qū)動系統(tǒng)的示例電路圖。根據(jù)本發(fā)明實施例的功率管驅(qū)動系統(tǒng)200以pwm信號為輸入信號，通過動態(tài)調(diào)整對功率管的驅(qū)動能力，來控制功率管在狀態(tài)切換過程中在米勒平臺的停留時間，從而控制包括功率管的電子設(shè)備的輸出信號從邏輯低電平變?yōu)檫壿嫺唠娖綍r的上升沿以及從邏輯高電平變?yōu)檫壿嫷碗娖綍r的下降沿的斜率，抑制輻射性emi。類似地，圖2示出的功率管下管n1和功率管上管p1連接在電源電壓和地之間，它們的集電極連接在一起作為信號輸出端。

圖3示出了圖2所示的功率管驅(qū)動系統(tǒng)中用于功率管下管的驅(qū)動電路部分的某些電壓信號的時序圖。下面結(jié)合圖2和圖3，詳細(xì)描述功率管驅(qū)動系統(tǒng)200中用于功率管下管n1的驅(qū)動電路部分。

如圖2所示，用于功率管下管n1的驅(qū)動電路部分包括反相器inv1和inv2、與非門nand2、下降沿延時模塊、或門or1、或非門nor1、電流源i1和i2、開關(guān)管n3、n4和n7(也稱為下拉管)、開關(guān)管p2和p3(也稱為上拉管)、以及比較器cp1，其中：反相器inv1通過對pwm信號進行反相生成pwm信號的反信號pwm_n；nand2通過對功率管上管p1的驅(qū)動信號hs_g和pwm_n信號進行邏輯與和邏輯非運算生成ls_0信號；下降沿延時模塊通過對ls_0信號進行延時生成ls_pre信號，該ls_pre信號用于控制上拉管p2和下拉管n3的導(dǎo)通與截止，從而部分地控制功率管下管n1的驅(qū)動信號ls_g處于邏輯高電平或邏輯低電平；inv2通過pwm_n信號進行反相生成與pwm信號完全同步的pwm_0信號；cp1通過對參考電壓vref1和ls_g信號進行比較生成比較信號1；or1通過對pwm_0信號和比較信號1進行邏輯或運算生成ls_pu信號；nor1通過對比較信號1和pwm_n信號進行邏輯或非運算生成ls_pd信號；ls_pu信號用于控制上拉管p3的導(dǎo)通與截止，以在功率管下管n1從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)的過程中迅速減小功率管上管n1的驅(qū)動信號ls_g的邏輯電平；ls_pd信號用于控制下拉管n4的導(dǎo)通與截止，以在功率管下管n1從截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài)的過程中迅速提升功率管上管n1的驅(qū)動信號ls_g的邏輯電平；pwm信號的上升沿延時信號pwm_d用于控制下拉管n7的導(dǎo)通與截止，從而部分地控制功率管下管n1的導(dǎo)通與截止；電流源i1和電流源i2分別用于對功率管下管n1的寄生電容進行充電和放電。

應(yīng)該明白的是，圖2中示出的電流源i1和i2以及開關(guān)管n3、n4、n7、p2、和p3僅為示意性的。在實際電路中，作為電流源i1和i2的一個實施實例是電流鏡，即由電流源i1和i2產(chǎn)生的電流可以是由電流鏡對預(yù)定的參考電流進行鏡像所產(chǎn)生的電流，作為電流源i1和i2的另一個實施實例是電阻，再一個實施實例是mos管；開關(guān)管n3、n4、n7、p2、和p3可以被實現(xiàn)為傳輸門等其它類型的開關(guān)電路；比較器cp1可以由施密特觸發(fā)器或反相器替代。

如圖3所示，用于功率管下管n1的驅(qū)動電路部分的工作原理如下：

假定在t0時刻，pwm信號為邏輯高電平，pwm_d信號為邏輯高電平，且hs_g信號為邏輯低電平(即，功率管上管p1處于導(dǎo)通狀態(tài))；pwm_n信號為邏輯低電平，ls_0信號為邏輯高電平，ls_pre信號也為邏輯高電平；pwm_0信號為邏輯高電平，ls_pu信號為邏輯高電平；ls_pd信號為邏輯低電平。此時，由于ls_pre信號為邏輯高電平，上拉管p2處于截止?fàn)顟B(tài)，下拉管n3處于導(dǎo)通狀態(tài)；由于ls_pu信號為邏輯高電平，上拉管p3處于截止?fàn)顟B(tài)；由于ls_pd信號為邏輯低電平，下拉管n4處于截止?fàn)顟B(tài)；由于pwm_d信號為邏輯高電平，下拉管n7處于截止?fàn)顟B(tài)；ls_g信號為邏輯低電平，功率管下管n1處于截止?fàn)顟B(tài)；信號輸出端的輸出信號out為邏輯高電平。

在t1時刻，pwm信號從邏輯高電平變?yōu)檫壿嫷碗娖?，pwm_n信號從邏輯低電平變?yōu)檫壿嫺唠娖?；從t1時刻到t2時刻，hs_g信號從邏輯低電平變?yōu)檫壿嫺唠娖?即，功率管上管p1從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài))，ls_0信號從邏輯高電平變?yōu)檫壿嫷碗娖剑辉趖3時刻，ls_pre信號從邏輯高電平變?yōu)檫壿嫷碗娖?，下拉管n3從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)，上拉管p2從截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài)，電流i1對功率管下管n1的柵極與源極之間的寄生電容cgs進行充電，使ls_g信號在t4時刻上升到功率管下管n1的閾值電壓附近，此時功率管下管n1從截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài)并工作在飽和區(qū)；因為米勒效應(yīng)，功率管下管n1的柵極與漏極之間的寄生電容cgd增大為原來的若干倍，電流i1的絕大部分被用于對寄生電容cgd進行充電，電流i1的極少部分被用于對寄生電容cgs充電，因此功率管下管n1的柵極電壓幾乎不變從而進入米勒平臺；輸出信號out在此期間從vdd下降到0v。通過控制電流i1的大小，可以控制電流i1對寄生電容cgd的充電時間，即功率管下管n1在米勒平臺的停留時間(t4～t5)，這也是輸出信號out從vdd下降到0v的時間。因為輸出信號out的下降斜率由輸出信號out的電壓下降量(vdd-0)與下降時間的比值決定，因此控制輸出信號out的下降時間即可控制輸出信號out的下降斜率，從而達(dá)到抑制輻射性emi的目的。

在t5時刻，輸出信號out下降到接近0v，此后幾乎不再變化，米勒過程結(jié)束。電流i1中所有對功率管下管n1的寄生電容cgd進行充電的部分都流向寄生電容cgs，ls_g信號相對于米勒平臺時明顯上升。但是，受限于電流i1較小，ls_g信號的上升速度仍然較慢。選取合適的vref1值，使之能在不同條件下都能略高于米勒平臺的電壓，這樣ls_g信號高于vref1時，比較信號1從邏輯高電平變?yōu)檫壿嫷碗娖?。此時，or1的兩個輸入信號皆為邏輯低電平，因此ls_pu信號從邏輯高電平變?yōu)檫壿嫷碗娖?，上拉管p3從截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài)，ls_g信號被快速拉升并在t6時刻達(dá)到vdd。與傳統(tǒng)電路相比，在本實施例中，一旦功率管下管n1的驅(qū)動信號ls_g信號上升到vref1后功率管下管n1很快變?yōu)橥耆珜?dǎo)通狀態(tài)，其總阻值(rdson)也隨之很快達(dá)到最小值，因此電子設(shè)備的thd和效率得到有效提升。

在t7時刻，pwm信號從邏輯低電平變?yōu)檫壿嫺唠娖?，pwm_n從邏輯高電平變?yōu)檫壿嫷碗娖?，ls_pu信號從邏輯低電平變?yōu)檫壿嫺唠娖?，上拉管p3從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)。此時，hs_g信號仍保持為邏輯高電平，即功率管上管p1仍然處于截止?fàn)顟B(tài)。ls_0信號從邏輯低電平變?yōu)檫壿嫺唠娖?，ls_pre信號也隨之從邏輯低電平變?yōu)檫壿嫺唠娖剑侠躳2從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)，下拉管n3則從截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài)。電流i2對功率管下管n1的寄生電容cgs進行放電。此時，由于pwm_n信號從邏輯高電平變?yōu)檫壿嫷碗娖?，ls_g信號仍為邏輯高電平，比較信號1為邏輯低電平，ls_pd信號從邏輯低電平變?yōu)檫壿嫺唠娖?，下拉管n4從截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài)，下拉管n4與電流i2一起對功率管下管n1的寄生電容cgs進行放電。選取合適大小的下拉管n4，使之能快速將ls_g信號拉到略低于vref1電壓，也就是米勒平臺附近。這樣，ls_g信號從vdd降到vref1電壓的時間被顯著縮短，電子設(shè)備的thd和效率得到有效提升。

在t8時刻，隨著ls_g信號被繼續(xù)拉低至低于vref1，比較信號1從邏輯低電平變?yōu)檫壿嫺唠娖剑琹s_pd信號從邏輯高電平變?yōu)檫壿嫷碗娖?，下拉管n4從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)，只有電流i2對功率管下管n1的寄生電容cgd繼續(xù)放電。因為此時已在米勒平臺，通過選取合適大小的電流i2，可以實現(xiàn)對米勒平臺時間(t8～t9)的控制，從而控制輸出信號out的上升斜率，達(dá)到抑制emi的目的。

從t9到t10，ls_g信號繼續(xù)下降到0v，功率管下管n1完全截止。

從t7時刻pwm信號從邏輯低電平變?yōu)檫壿嫺唠娖胶蠼?jīng)過一定的延時(該延時由上升沿延時模塊1產(chǎn)生)，即在t11時刻pmw_d信號從邏輯低電平變?yōu)檫壿嫺唠娖?，下拉管n7從截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài)。下拉管n7必須足夠大以保證它的導(dǎo)通電阻很小，從而保證功率管下管n1的驅(qū)動信號，即柵極電壓不會因為功率管上管p1導(dǎo)通瞬間通過寄生電容的耦合而被瞬間提高，從而避免功率管上下管同時導(dǎo)通、產(chǎn)生較大電流、造成功率管上/下管損毀。

從t11時刻開始經(jīng)過一定延時到t12時刻(該延時由上升沿延時模塊2產(chǎn)生)，hs_g信號開始下降，功率管上管p1逐漸從截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài)，開始下一個周期。

圖4示出了圖2所示的功率管驅(qū)動系統(tǒng)中用于功率管上管的驅(qū)動電路部分的某些電壓信號的時序圖。下面結(jié)合圖2和圖4，詳細(xì)描述功率管驅(qū)動系統(tǒng)200中用于功率管上管p1的驅(qū)動電路部分。

如圖2所示，用于功率管上管p1的驅(qū)動電路部分包括反相器inv4、inv5和inv6、與非門nand1和nand3、上升沿延時模塊1和2、與門and1、電流源i3和i4、開關(guān)管n5和n6(也稱為下拉管)、開關(guān)管p4、p5和p6(也稱為上拉管)、以及比較器cp2，其中：反相器inv4通過對功率管下管n1的驅(qū)動信號ls_g進行反相生成ls_1信號；上升沿延時模塊1通過對pwm信號進行延時生成pwm_d信號；nand1通過對ls_1信號和pwm_d信號進行邏輯與和邏輯非運算生成hs_0信號；上升沿延時信號通過對hs_0信號進行延時生成hs_1信號；inv5通過對hs_1信號進行反相生成hs_pre信號，該hs_pre信號用于控制上拉管p4和下拉管n5的導(dǎo)通與截止，從而部分地控制功率管上管p1的驅(qū)動信號hs_g處于邏輯高電平或邏輯低電平；inv6對hs_1信號進行反相生成hs_2信號；cp2對參考信號vref2和hs_g信號進行比較生成比較信號2；and1通過對hs_2信號和比較信號2進行邏輯與運算生成hs_pd信號；nand3通過對hs_1信號和比較信號2進行邏輯與和邏輯非運算生成hs_pu信號；hs_pu信號用于控制上拉管p5的導(dǎo)通與截止，以在功率管上管p1從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)的過程中迅速提升功率管下管p1的驅(qū)動信號hs_g的邏輯電平；hs_pd信號用于控制下拉管n6的導(dǎo)通與截止，以在功率管上管p1從截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài)的過程中迅速減小功率管下管p1的驅(qū)動信號hs_g的邏輯電平；ls_pre信號用于控制上拉管p6的導(dǎo)通與截止，從而部分地控制功率管上管p1的導(dǎo)通與截止；電流源i3和電流源i4分別用于對功率管上管p1的寄生電容進行放電和充電。

應(yīng)該明白的是，圖2中示出的電流源i3和i4以及開關(guān)管n5、n6、p4、和p5僅為示意性的。在實際電路中，作為電流源i3和i4的一個實施實例是電流鏡，即由電流源i3和i4產(chǎn)生的電流可以是由電流鏡對預(yù)定的參考電流進行鏡像所產(chǎn)生的電流，作為電流源i3和i4的另一個實施實例是電阻，再一個實施實例是mos管；開關(guān)管n5、n6、p4、和p5可以被實現(xiàn)為傳輸門等其它類型的開關(guān)電路；比較器cp2可以由施密特觸發(fā)器或反相器替代。

如圖4所示，用于功率管上管p1的驅(qū)動電路部分的工作原理如下：

假定t0時刻pwm信號為邏輯低電平，則功率管下管n1的驅(qū)動信號ls_g為邏輯高電平(即，功率管下管n1處于導(dǎo)通狀態(tài))，hs_pre信號為邏輯低電平，功率管上管p1的驅(qū)動信號hs_g(即，柵極電壓)為邏輯高電平(即，功率管上管p1處于截止?fàn)顟B(tài))。此時，輸出信號out為邏輯低電平。

在t1時刻，pwm信號從邏輯低電平變?yōu)檫壿嫺唠娖?，ls_g信號開始下降至0v，功率管下管n1從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)。上升沿延時模塊1確保在不同條件下功率管下管n1變到截止?fàn)顟B(tài)(t2時刻)后pwm_d信號才隨著pwm信號從邏輯低電平變?yōu)檫壿嫺唠娖?，此時nand1的輸出信號hs_0為邏輯低電平。因為上升沿延遲模塊2的作用，hs_pre信號再經(jīng)過一定的延時在t3時刻才從邏輯低電平變?yōu)檫壿嫺唠娖?。此時，上拉管p4從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)，下拉管n5從截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài)，電流i4對功率管上管p1的柵級與源極之間的寄生電容cgs充電，hs_g信號下降至米勒平臺，功率管下管p1從截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài)，輸出信號out從邏輯低電平變?yōu)檫壿嫺唠娖?。因此，上升沿延時模塊2保證了從功率管下管n1變?yōu)榻刂範(fàn)顟B(tài)到功率管上管p1變?yōu)閷?dǎo)通狀態(tài)之間有足夠的死區(qū)時間(dead-time)。在功率管上管p1處于米勒平臺期間僅有i4對寄生電容cgd充電，因此選取合理的電流i4的大小，可以控制功率管上管p1在米勒平臺的停留時間，從而控制輸出信號out的上升斜率，抑制emi。

在t5時刻，輸出信號out上升到電源電壓vdd附近，功率管上管p1退出米勒過程，其柵極電壓(即，驅(qū)動信號hs_g)繼續(xù)下降。當(dāng)功率管上管p1的驅(qū)動信號hs_g低于參考電壓vref2后，比較器cp2的輸出信號，即比較信號2從邏輯低電平變?yōu)檫壿嫺唠娖?。此時，因為hs_pre信號仍然為邏輯高電平，所以and1的輸出信號hs_pd從邏輯低電平變?yōu)檫壿嫺唠娖剑吕躰6從截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài)。選取合適的下拉管n6的尺寸，使其導(dǎo)通電阻(ron)較小，可以將hs_g信號迅速下拉到地。這樣，功率管上管p1可快速變?yōu)橥耆珜?dǎo)通狀態(tài)，其總阻值(rdson)達(dá)到最小，有利于提高電子設(shè)備的thd和效率。

從t5到t7時刻之前，開關(guān)管n5和n6將保持導(dǎo)通狀態(tài)，直到t7時刻pwm信號從邏輯高電平變?yōu)檫壿嫷碗娖健s_pre信號和hs_pd信號隨著pwm信號很快從邏輯高電平變?yōu)檫壿嫷碗娖?。開關(guān)管n5和n6從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)，開關(guān)管p4從截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài)。因為nand3的兩個輸入信號此時皆為邏輯低電平，所以其輸出信號hs_pu也從邏輯高電平變?yōu)檫壿嫷碗娖?，開關(guān)管p5從截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài)。選取合適的開關(guān)管p5的尺寸，使其總阻值(ron)較小，可以將hs_g信號迅速拉高。這個過程的目的是為了大大縮短功率管上管p1的驅(qū)動信號，即柵極電壓從低上升到vref2的時間，有利于提高電子設(shè)備的thd和效率。

從t7時刻到t8時刻，隨著hs_g信號被繼續(xù)拉高至高于vref2，比較信號2從邏輯高電平變?yōu)檫壿嫷碗娖?，hs_pu信號從邏輯低電平變?yōu)檫壿嫺唠娖?，開關(guān)管p5從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)。此時，僅有電流i3對功率管上管p1的寄生電容cgd放電。選取合理的電流i3的大小，可以控制功率管上管p1在米勒平臺的停留時間，從而控制輸出信號out下降的斜率，從而抑制emi。

從t9時刻到t10時刻，hs_g信號因為電流i3對功率管上管p1的寄生電容cgd的放電而繼續(xù)上升直至到達(dá)電源電壓vdd，功率管上管p1徹底變?yōu)榻刂範(fàn)顟B(tài)。

pwm信號在t7時刻邏輯高電平變?yōu)檫壿嫷碗娖胶蠼?jīng)過一個下降沿延時，ls_pre信號從邏輯高電平變?yōu)檫壿嫷碗娖?t11時刻)，上拉管p6從截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài)，將功率管上管p1的驅(qū)動信號hs_g，即柵極電壓牢牢固定在高電位。這樣，當(dāng)ls_g信號開始上升時，功率管上管p1也不會因為耦合而導(dǎo)通，此后開始下一個周期。

這里，需要說明的是，電流i1和電流i2的大小與功率管下管n1的寄生電容cgs和cgd的大小、以及功率管下管n1從截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài)時的狀態(tài)切換速度和從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)時的狀態(tài)切換速度有關(guān)；電流i3，和電流i4的大小與功率管上管p1的寄生電容cgs和cgd的大小、以及功率管下管p1從截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài)時的狀態(tài)切換速度和從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)時的狀態(tài)切換速度有關(guān)；功率管上管p1和功率管下管n1的狀態(tài)切換速度取決于包括功率管的電子設(shè)備的emi、thd和效率的指標(biāo)和折中。

因此，在實際應(yīng)用中，如果功率管上管p1和功率管下管n1的寄生電容幾乎相等，并且它們的狀態(tài)切換速度相等，那么電流i1與電流i4的大小可以相等，電流i2與電流i3的大小可以相等；另外，受電路結(jié)構(gòu)的影響，功率管上管p1或功率管下管n1從截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài)的狀態(tài)切換時間與從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)的狀態(tài)切換時間未必相同，所以電流i1可以與電流i2大小不同，而電流i3也可以與電流i4大小不同。

另外，參考電壓vref1與參考電壓vref2的大小與電源電壓vdd的大小、以及功率管上管p1的閾值電壓、以及功率管下管n1的閾值電壓有關(guān)。不過，因為目前市場上的大多數(shù)d類芯片的電源電壓都不小于3v，在這樣的前提下參考電壓vref1是小于參考電壓vref2的。在以上所述的功率管驅(qū)動系統(tǒng)中，可以通過檢測功率管上管和功率管下管的柵端電壓來判定輸出信號out是在從邏輯高電平到邏輯低電平或從邏輯低電平到邏輯高電平的翻轉(zhuǎn)期間還是剛結(jié)束翻轉(zhuǎn)，并在不同期間動態(tài)采用不同的柵極驅(qū)動能力來對功率管上管和功率管下管進行驅(qū)動。在輸出信號out翻轉(zhuǎn)期間，采用較弱的驅(qū)動電路來實現(xiàn)較緩的翻轉(zhuǎn)，即控制輸出信號out的上升沿/下降沿的斜率在合理范圍內(nèi)；在輸出信號out翻轉(zhuǎn)剛結(jié)束時則增大驅(qū)動能力，使得這期間功率管上管或功率管下管的柵極電壓被快速拉到穩(wěn)態(tài)，通過加快功率管上/下管的總阻值(rdson)達(dá)到最小值的變化過程來提高thd和效率。

從以上描述可以看出，根據(jù)本發(fā)明實施例的功率管驅(qū)動系統(tǒng)(例如，功率管驅(qū)動系統(tǒng)200)，包括與功率管下管(例如，功率管n1)的柵極連接的功率管下管驅(qū)動電路部分、以及與功率管上管(例如，功率管p1)的柵極連接的功率管上管驅(qū)動電路部分，其中，功率管下管驅(qū)動電路部分包括串行連接在電源電壓和地之間的第一開關(guān)電路(例如，開關(guān)管p2)和第二開關(guān)電路(例如，開關(guān)管n3)，第一開關(guān)電路和第二開關(guān)電路之間的連接點與功率管下管的柵極連接，功率管上管驅(qū)動電路部分包括串行連接在電源電壓和地之間的第三開關(guān)電路(例如，開關(guān)管p4)和第四開關(guān)電路(例如，開關(guān)管n5)，第三開關(guān)電路和第四開關(guān)電路之間的連接點與功率管上管的柵極連接，功率管下管驅(qū)動電路部分被配置為：在第一開關(guān)電路導(dǎo)通且第二開關(guān)電路截止期間(例如，t3時刻到t7時刻)，通過控制經(jīng)由第一開關(guān)電路對功率管下管的寄生電容充電的第一充電電流(例如，電流i1)的大小來控制功率管下管在米勒平臺的停留時間(例如，t2時刻到t4時刻)，在第一開關(guān)電路截止且第二開關(guān)電路導(dǎo)通期間(例如，t7時刻到t12時刻)，通過控制經(jīng)由第二開關(guān)電路對功率管下管的寄生電容放電的第一放電電流(例如，電流i2)的大小來控制功率管下管在米勒平臺的停留時間，功率管上管驅(qū)動電路部分被配置為：在第三開關(guān)電路導(dǎo)通且第四開關(guān)電路截止期間(例如，t3時刻到t7時刻)，通過控制經(jīng)由第三開關(guān)電路對功率管上管的寄生電容放電的第二放電電流(例如，電流i3)的大小來控制功率管上管在米勒平臺的停留時間(例如，t4時刻到t5時刻)，在第三開關(guān)電路截止且第四開關(guān)電路導(dǎo)通期間(例如，t8時刻到t11時刻)，通過控制經(jīng)由第四開關(guān)電路對功率管上管的寄生電容充電的第二充電電流(例如，電流i4)的大小來控制功率管上管在米勒平臺的停留時間，其中當(dāng)?shù)谝婚_關(guān)電路導(dǎo)通且第二開關(guān)電路截止時，第三開關(guān)電路截止且第四開關(guān)電路導(dǎo)通，當(dāng)?shù)谝婚_關(guān)電路截止且第二開關(guān)電路導(dǎo)通時，第三開關(guān)電路導(dǎo)通且第四開關(guān)電路截止。

本發(fā)明可以以其他的具體形式實現(xiàn)，而不脫離其精神和本質(zhì)特征。例如，特定實施例中所描述的算法可以被修改，而系統(tǒng)體系結(jié)構(gòu)并不脫離本發(fā)明的基本精神。因此，當(dāng)前的實施例在所有方面都被看作是示例性的而非限定性的，本發(fā)明的范圍由所附權(quán)利要求而非上述描述定義，并且，落入權(quán)利要求的含義和等同物的范圍內(nèi)的全部改變從而都被包括在本發(fā)明的范圍之中。