本發(fā)明涉及視頻圖像處理技術(shù)，具體涉及實(shí)時(shí)紅外熱像處理與實(shí)現(xiàn)技術(shù)。

背景技術(shù)：

紅外熱像與被測物體表面的熱分布場相對應(yīng)，將物體輻射的紅外能量可視化為偽彩色圖像，即用不同顏色代表被測物體的不同溫度。它能夠直接顯示目標(biāo)和背景的溫度差別，探測到隱藏、偽裝的目標(biāo)，為設(shè)備檢測和目標(biāo)識(shí)別提供數(shù)據(jù)接口。

熱像信息是紅外熱像儀最終輸出結(jié)果，一方面提供被測目標(biāo)客觀特征數(shù)據(jù)，同時(shí)也向用戶展示可視化溫度分布信息，有助于現(xiàn)場分析診斷。隨著紅外傳感器品質(zhì)及其應(yīng)用需求的不斷提高，要求紅外熱像儀中視頻圖像處理通道性能與之匹配。其中，實(shí)時(shí)數(shù)據(jù)處理和可視化輸出的要求，特別是針對像素以及行場粒度的硬實(shí)時(shí)同步對于處理器來說負(fù)擔(dān)太重，成為系統(tǒng)主要瓶頸。

偽彩色技術(shù)實(shí)質(zhì)就是尋求傳感器采集數(shù)據(jù)與顯示輸出數(shù)據(jù)之間的映射關(guān)系，其核心思想是通過映射算法達(dá)到用戶的可視化要求。偽彩色算法不僅與數(shù)字圖像彩色有關(guān)，還涉及人眼的生理構(gòu)造和對溫度色彩關(guān)系的心理反應(yīng)。通常理想效果的算法較為復(fù)雜，對硬聯(lián)邏輯實(shí)現(xiàn)技術(shù)是一種挑戰(zhàn)。隨著SoC設(shè)計(jì)方法的不斷完善，算法的抽象描述能力也在不斷加強(qiáng)。

技術(shù)實(shí)現(xiàn)要素：

為解決上述的技術(shù)問題，本發(fā)明設(shè)計(jì)了“數(shù)據(jù)-顏色”即數(shù)據(jù)位直聯(lián)偽彩色映射及其變換邏輯模塊，在Altera Quartus集成設(shè)計(jì)環(huán)境中生成用戶邏輯位流文件，下載到FPGA芯片中，完成了紅外熱像視頻實(shí)時(shí)顯示。

方法可調(diào)整偽彩色敏感度，針對用戶關(guān)心數(shù)據(jù)段提高“顏色/數(shù)據(jù)”比值，增強(qiáng)溫度顯示分辨率效果；通過直聯(lián)組合邏輯，速度最快。具體來說本發(fā)明包括七個(gè)步驟：步驟1,構(gòu)建基礎(chǔ)軟硬件系統(tǒng)；步驟2,確定輸入數(shù)據(jù)與偽彩色輸出關(guān)系；步驟3，建立偽彩色映射關(guān)系及其系數(shù)：步驟4,實(shí)現(xiàn)上述偽彩色映射邏輯的關(guān)鍵HDL代碼；步驟5:編譯工程，無錯(cuò)誤后根據(jù)I/O接口配置設(shè)定引腳，接著適配整個(gè)工程，并最終獲得二進(jìn)制流文件；步驟6:進(jìn)行功能仿真，驗(yàn)證“數(shù)據(jù)位直聯(lián)偽彩色”功能正確性；如果延遲能滿足系統(tǒng)實(shí)時(shí)顯示要求，則達(dá)到性能指標(biāo)要求；步驟7:下載步驟5中二進(jìn)制流文件到FPGA配置芯片。

“數(shù)據(jù)位直聯(lián)”邏輯模塊完成數(shù)據(jù)到色彩的基本映射關(guān)系，封裝為偽彩色用戶邏輯IP Core(Intellectual Property Core，知識(shí)產(chǎn)權(quán)核)進(jìn)行再使用，充分保護(hù)設(shè)計(jì)投資。

有益效果

設(shè)計(jì)偽彩色映射及其變換用戶邏輯，并在FPGA上予以實(shí)現(xiàn)，達(dá)到了紅外視頻熱像實(shí)時(shí)顯示和圖像增強(qiáng)的效果；上述硬件實(shí)現(xiàn)方法可以作為系統(tǒng)功能模塊，分擔(dān)處理器處理負(fù)擔(dān)，解決系統(tǒng)關(guān)鍵路徑瓶頸；將上述用戶邏輯IP Core嵌入到SoC(System on Chip，片上系統(tǒng))中，可以提高系統(tǒng)的擴(kuò)展性和集成性。

附圖說明

圖1{R,G,B}和D(x,y)的數(shù)據(jù)顏色分段線性映射圖；

圖2通過數(shù)據(jù)位直聯(lián)方法實(shí)現(xiàn)偽彩色設(shè)計(jì)的系統(tǒng)示意圖；

其中：1.紅外傳感器、2.信號(hào)調(diào)理電路、3.視頻解碼器、4.FPGA、5.數(shù)據(jù)處理邏輯模塊、6.數(shù)據(jù)位直聯(lián)用戶邏輯、7.LCD顯示器、8.嵌入式系統(tǒng)

D0、D1為模擬信號(hào)；D2、D3和(R、G、B)是數(shù)字信號(hào)，通過FPGA用戶邏輯處理。

具體實(shí)施方式

數(shù)據(jù)位直聯(lián)偽彩色設(shè)計(jì)就是將傳感器采集到的采樣數(shù)據(jù)經(jīng)過處理后，通過直聯(lián)邏輯模塊處理后輸出RGB顏色，即建立采樣數(shù)據(jù)與RGB顏色數(shù)據(jù)所對應(yīng)的映射關(guān)系。

偽彩色映射的輸入是采樣數(shù)據(jù)，輸出是RGB顏色數(shù)據(jù)。采樣數(shù)據(jù)與系統(tǒng)要求精度有關(guān)，如果采用12位A/D，數(shù)據(jù)變化范圍是[0…4095]；顏色編碼與選擇的顯示器有關(guān)，如果選擇8位的灰度顯示，顏色編碼值范圍為[0…255]。數(shù)據(jù)位直聯(lián)就是尋找將采樣數(shù)據(jù)位連接到相應(yīng)的RGB位的組合線性關(guān)系。

輸入、輸出表示

設(shè)采樣數(shù)據(jù)位表示為D(x,y)∈{D_n-1,D_n-2,...,D₁,D₀}，其中D_n-1為高權(quán)位，D₀為低權(quán)位；顯示顏色位表示為R∈{R_r-1,R_r-2,...,R₁,R₀}，G∈{G_g-1,G_g-2,...,G₁,G₀}，B∈{B_b-1,B_b-2,...,B₁,B₀}，其中R、G、B分別為三原色紅、綠、藍(lán)分量，權(quán)位順序與采樣數(shù)據(jù)表示相同。

映射原則

偽彩色顯示應(yīng)符合人們對溫度的生理反應(yīng)特征，即較小的數(shù)據(jù)值對應(yīng)冷色調(diào)(如藍(lán)、綠色調(diào))，較大的數(shù)據(jù)值對應(yīng)暖色調(diào)(如紅、黃色調(diào))。這樣熱像儀用戶便可通過被測對象紅外熱像的偽彩色顯示直觀地得到所需信息。

關(guān)系模型

隨著數(shù)據(jù)從小到大，顏色應(yīng)從冷色調(diào)到暖色調(diào)漸變：三原色中的紅色分量R逐漸增加，藍(lán)色分量B逐漸減小，綠色分量G則介于二者之間。為了便于工程實(shí)現(xiàn)，將{R,G,B}和D(x,y)映射為線性關(guān)系。線性系數(shù)，即數(shù)據(jù)/顏色比值通常選擇為2ⁱ，通過將輸入數(shù)據(jù)移位實(shí)現(xiàn)。由于輸入數(shù)據(jù)范圍[0…4095]與偽彩色顯示分辨率[0…255]不同，可以采用高位數(shù)據(jù)，如D(11downto 4)來輸出R、G、B分量，實(shí)現(xiàn)對齊。采用分段顯示偽彩色輸出可得到不同靈敏度熱像。

根據(jù)上述偽彩色原則與模型，得到的輸入數(shù)據(jù)與輸出顯示關(guān)系實(shí)例，如公式1及圖1所示。映射功能由HDL代碼實(shí)現(xiàn)。

具體實(shí)現(xiàn)步驟如下

步驟1,構(gòu)建基礎(chǔ)軟硬件系統(tǒng)：

首先，構(gòu)建本發(fā)明所需要的硬件：IR傳感器①、信號(hào)調(diào)理電路②、視頻解碼電路③、FPGA④、以及顯示輸出部件⑦依次連接，處理器CPU⑧與FPGA④連接。如圖2所示。保證紅外熱像儀傳感器信號(hào)采集、數(shù)據(jù)傳輸緩存通道、主模塊數(shù)據(jù)處理功能及其顯示輸出正常。其中FPGA選用AlteraIII FPGA可編程芯片，也可選用其它型號(hào)。軟件采用Altera Quartus Prime集成設(shè)計(jì)環(huán)境(或是所選用FPGA廠商提供的設(shè)計(jì)軟件)。

步驟2,確定輸入數(shù)據(jù)與偽彩色輸出關(guān)系；

根據(jù)輸入數(shù)據(jù)的分辨率和輸出顯示的分辨率，來確定偽彩色顯示實(shí)現(xiàn)關(guān)系。

將IR傳感器①采集到的數(shù)據(jù)經(jīng)過信號(hào)調(diào)理、視頻解碼以及濾波等處理后，得到直聯(lián)模塊的輸入數(shù)據(jù)。輸入數(shù)據(jù)分辨率由采樣A/D位數(shù)決定，紅外熱像輸出分辨率由顯示器接口{R,G,B}位數(shù)決定，二者之間是獨(dú)立的。輸入、輸出范圍不相同，但可通過系數(shù)調(diào)節(jié)。本方法中系數(shù)選為2ⁱ，通過數(shù)據(jù)位直聯(lián)方式實(shí)現(xiàn)。

本實(shí)施例以輸入數(shù)據(jù)分辨率為12位(即十進(jìn)制0～4095)，顯示分辨率為8位(即0～255)為例介紹說明。

步驟3，建立偽彩色映射關(guān)系及其系數(shù)

直聯(lián)模塊的輸入數(shù)據(jù)即圖1中的橫軸D，圖1中的縱軸為偽彩色輸出。其基本的映射關(guān)系如圖1和公式1所示。

公式1：{R,G,B}和D(x,m)的線性映射表達(dá)式

以D_X為界將用戶關(guān)心的數(shù)據(jù)分為兩個(gè)敏感段(本發(fā)明以2個(gè)敏感段為例舉例說明，因而取D_X為1/2D_M。對于多個(gè)敏感段可以類推)。R，G，B各分量的敏感系數(shù)K，分別是K_r1,K_r2,K_g1,K_g2,K_b1,K_b2為2ⁱ的線性組合。這種方法設(shè)計(jì)簡單，便于硬件實(shí)現(xiàn)，效率高。關(guān)于2ⁱ線性組合，僅舉2例說明：0.75＝2^-1+2^-2,1.5＝2⁰+2^-1。最終根據(jù)實(shí)際情況生成各系數(shù)K，建立{R,G,B}和D(x,y)的數(shù)據(jù)顏色分段線性映射關(guān)系。

步驟4,實(shí)現(xiàn)上述偽彩色映射邏輯的關(guān)鍵HDL代碼

即用HDL代碼編寫{R,G,B}偽彩色輸出和D(x,y)輸入數(shù)據(jù)的數(shù)據(jù)顏色分段線性映射模型。設(shè)計(jì)過程如下：在Altera Quartus Prime工程中，聲明12位輸入數(shù)據(jù)D和8位{R,G,B}；偽彩色分量標(biāo)記為：{R,G,B}偽彩色分量在HDL中用RRR、GGG、BBB變量聲明，主要是避免分量B與B"00"二進(jìn)制B混淆。再輸入下述關(guān)鍵DHL代碼，完成邏輯設(shè)計(jì)。

“關(guān)鍵HDL代碼”示例如下：

RRR<＝B"00"&D(10downto 5)when D(11)＝′0′else

(B"00"&D(10downto 5))+(B"0"&D(10downto 4))+B"00111111"；

--R通道輸出

GGG<＝D(10downto 3)when D(11)＝′0′else

B"11111111"–D(10downto 3)； --G通道輸出

BBB<＝B"11111111"–(B"00"&D(10downto 5))-(B"0"&D(10downto 4))

when D(11)＝′0′else B"00111111"-(B"00"&D(10downto 5))；

--B通道輸出

下面以R通道輸出為例說明HDL代碼實(shí)現(xiàn)：

(1)“when D(11)＝′0′else”依據(jù)最高位數(shù)據(jù)判斷，實(shí)現(xiàn)了D_X＝1/2D_M分敏感段輸出；

(2)“&”操作符將信號(hào)組合在一起。

(3)不同“顏色/數(shù)據(jù)”系數(shù)是采用移位及其組合邏輯實(shí)現(xiàn)的，避免了不適合硬件的乘法。

如：B"00"&D(10downto 5)將最高2位設(shè)置為0，即右移2位，相當(dāng)于乘以2^-2，其系數(shù)為2^-2/0.5＝0.5(其輸入數(shù)據(jù)為左1/2)；同理(B"00"&D(10downto 5))+(B"0"&D(10downto 4))相當(dāng)于乘以2^-2+2^-1＝0.75，其系數(shù)為0.75/0.5＝1.5(其輸入數(shù)據(jù)為右1/2)。

步驟5:編譯工程，無錯(cuò)誤后根據(jù)I/O接口配置設(shè)定引腳，接著適配整個(gè)工程，并最終獲得二進(jìn)制流文件。

步驟6:進(jìn)行功能仿真，驗(yàn)證“數(shù)據(jù)位直聯(lián)偽彩色”功能正確性；如果延遲能滿足系統(tǒng)實(shí)時(shí)顯示要求，則達(dá)到性能指標(biāo)要求。

步驟7:下載步驟5中二進(jìn)制流文件到FPGA配置芯片，重啟后查看系統(tǒng)運(yùn)行是否正常。至此，便完成數(shù)據(jù)位直聯(lián)偽彩色設(shè)計(jì)方法。