本申請(qǐng)為分案申請(qǐng)，其原申請(qǐng)是于2015年5月27日(國(guó)際申請(qǐng)日為2013年6月13日)向中國(guó)專利局提交的專利申請(qǐng)，申請(qǐng)?zhí)枮?01380062024.3，發(fā)明名稱為“高速接收器電路和方法”。

本發(fā)明總體上涉及高頻接收器，并且具體而言，涉及用于高頻應(yīng)用的增益峰化放大器和均衡。

附圖說明

在附圖的圖中通過示例的方式而非限制的方式示出了本發(fā)明的實(shí)施例，在附圖中，相似的附圖標(biāo)記指代相似的要素。

圖1顯示了具有三個(gè)級(jí)聯(lián)級(jí)的常規(guī)復(fù)合增益峰化放大器(gpa)。

圖2顯示了用于圖1的復(fù)合gpa的常規(guī)gm-rlgpa級(jí)。

圖3是根據(jù)一些實(shí)施例的顯示單個(gè)gpa增益級(jí)的示圖。

圖4顯示了根據(jù)一些實(shí)施例的由三個(gè)級(jí)聯(lián)gpa級(jí)形成的復(fù)合gpa放大器。

圖5顯示了根據(jù)一些實(shí)施例的具有自適應(yīng)均衡和諸如圖4的放大器之類的復(fù)合放大器的接收器。

圖6是根據(jù)一些實(shí)施例的更詳細(xì)地顯示圖3的gpa級(jí)的電路。

圖7是根據(jù)一些實(shí)施例的顯示用于復(fù)合放大器中的gpa的偏移控制拓?fù)浣Y(jié)構(gòu)的示圖。

圖8a-8c是根據(jù)一些實(shí)施例的顯示用于控制偏移控制拓?fù)浣Y(jié)構(gòu)的電壓偏移檢測(cè)概念的示圖。

圖9顯示了根據(jù)一些實(shí)施例的gpa偏移檢測(cè)的真值表。

圖10a和10b示出了根據(jù)一些實(shí)施例的用于使用復(fù)合gpa來使頻率響應(yīng)成形的第一模式和第二模式。

圖11顯示了根據(jù)一些實(shí)施例的用于lc-lc雙諧振電路的電路布局實(shí)施方式。

圖12顯示了根據(jù)一些實(shí)施例的用于級(jí)聯(lián)的sdg-gm和lc-tia塊的ac等效電路。

圖13顯示了根據(jù)一些實(shí)施例的用于負(fù)電容單元和輸入導(dǎo)納的ac等效電路。

圖14顯示了根據(jù)一些實(shí)施例的用于級(jí)聯(lián)的sdg-gm和lc-tia塊的ac等效電路，并且sdg-gm和lc-tia塊包括負(fù)電容單元。

圖15是根據(jù)一些實(shí)施例的顯示具有復(fù)合gpa和利用裝箱的邊沿均衡的接收器的示圖。

圖16a是根據(jù)一些實(shí)施例的顯示具有理想均衡的過零分布圖的示圖。

圖16b是根據(jù)一些實(shí)施例顯示的具有過度均衡的過零分布圖的示圖。

圖16c是根據(jù)一些實(shí)施例顯示的具有不足均衡的過零分布圖的示圖。

圖17是根據(jù)一些實(shí)施例的顯示ui裝箱標(biāo)準(zhǔn)的圖表。

圖18顯示了根據(jù)一些其它實(shí)施例的顯示ui裝箱標(biāo)準(zhǔn)的圖表。

具體實(shí)施方式

串行i/o接口正在以不斷增大的速度被驅(qū)動(dòng)。例如，芯片至芯片通道可以以28gb/s或更高的速率進(jìn)行操作。由于嚴(yán)重的傳輸線路損耗和相當(dāng)大的信號(hào)反射，這種通道對(duì)于串行i/o設(shè)計(jì)變得更有挑戰(zhàn)性。其對(duì)于設(shè)計(jì)并實(shí)施諸如通常用于高頻串行i/o接收器中的增益峰化放大器(gpa)等的接收器放大器尤其有挑戰(zhàn)性。(gpa有時(shí)也被稱為ctle，連續(xù)時(shí)間線性均衡放大器)。

圖1顯示了具有三個(gè)級(jí)聯(lián)級(jí)的常規(guī)復(fù)合增益峰化放大器(gpa)，并且圖2顯示了常規(guī)gpa級(jí)電路實(shí)施方式。如圖2所示，可以利用gm-rl拓?fù)浣Y(jié)構(gòu)來設(shè)計(jì)這種現(xiàn)有g(shù)pa解決方案。不幸的是，這種電路具有許多限制?？色@得的gpa增益-帶寬乘積，其作為放大器的最大速度能力的指示，主要由輸出rc時(shí)間常數(shù)，即rl*cout來確定，其中，cout是輸出負(fù)載和總寄生?？鐚?dǎo)(gm或gm)與項(xiàng)ir*w/l(w和l分別對(duì)應(yīng)于所用晶體管的寬度和長(zhǎng)度)的平方根成比例。因此，需要偏置電流ir和器件尺寸w/l中的相當(dāng)大的增量來做出實(shí)質(zhì)的gm變化。

此外，rl還受到輸出dc共模電平的條件的限制，以確保差動(dòng)對(duì)放大器的足夠的飽和裕量(輸出dc＝vcc-rl*ir)。兩個(gè)級(jí)聯(lián)的相同增益級(jí)給出了36％的帶寬減小，而三個(gè)級(jí)聯(lián)的相同增益級(jí)給出了48％的帶寬減小。

對(duì)于高頻應(yīng)用，通過利用rl與額外電感器的串聯(lián)組合替換rl來修改設(shè)計(jì)(如圖2所示)。然而，大多數(shù)前述缺點(diǎn)仍適用于該衍生的gm-rl拓?fù)浣Y(jié)構(gòu)。因此，可能期望新的方案。

圖3顯示了根據(jù)一些實(shí)施例的gpa級(jí)。該gpa電路包括如圖所示地耦合的源極退化跨導(dǎo)級(jí)(sdg-gm)、負(fù)電容單元(negative-cap)和具有l(wèi)c諧振電路的跨阻抗級(jí)(lc-tia)。每級(jí)中的負(fù)電容單元用來消除sdg-gm部分的輸出處的內(nèi)部節(jié)點(diǎn)上的電容，這允許提升放大器級(jí)的增益。例如，這與圖2的現(xiàn)有技術(shù)gpa級(jí)相反，現(xiàn)有技術(shù)gpa級(jí)使用輸出電壓rl負(fù)載。具有內(nèi)部設(shè)置的負(fù)電容單元的gpa級(jí)反而使用例如nmos器件的受控器件作為具有高輸出阻抗的電流源。

為了獲得大的(如果不是最大的)增益峰化性能，可以由級(jí)聯(lián)在一起的這些級(jí)中的兩個(gè)或更多級(jí)來形成復(fù)合gpa。例如，圖4顯示了cherry-hooper放大器拓?fù)浣Y(jié)構(gòu)中的級(jí)聯(lián)在一起這些級(jí)中的三個(gè)級(jí)，該放大器拓?fù)浣Y(jié)構(gòu)具有用于控制增益參數(shù)的控制信號(hào)(vcnt)，以改進(jìn)整個(gè)放大器的總體增益-帶寬響應(yīng)。因此，圖4的復(fù)合(cherry-hooper型)放大器與由現(xiàn)有技術(shù)gpa級(jí)中的簡(jiǎn)單地級(jí)聯(lián)在一起的三個(gè)級(jí)形成的放大器不同。

圖5是具有速度增強(qiáng)的均衡技術(shù)的接收器的方框圖，該接收器采用如本文中所公開的具有負(fù)電容單元并且具有偏移和共模控制的gpa級(jí)。在功能上，所公開的全速增益峰化放大器(gpa)級(jí)可以提供ctle的第一級(jí)，以更好地控制數(shù)據(jù)眼圖的開口，并且因此維持隨后的數(shù)字均衡(例如，dfe和cdr塊)中的適當(dāng)操控?？梢钥刂苂pa以通過提升輸入數(shù)據(jù)的高頻強(qiáng)度、并且還通過在需要時(shí)抑制低頻分量來補(bǔ)償輸入傳輸通道的總體低通頻率響應(yīng)特性并且減輕符號(hào)間干擾(isi)效應(yīng)。足夠的帶寬和增益峰化特性(即增益量和增益斜率相對(duì)于頻率)可以用于獲得良好的gpa設(shè)計(jì)。

圖6示出了用于圖3的單個(gè)gpa增益級(jí)的可能的電路實(shí)施例?；旧?，sdg-gm和lc-tia塊被形成為具有cherry-hooper拓?fù)浣Y(jié)構(gòu)的rc退化放大器，以支持高頻均衡。并聯(lián)負(fù)電容單元用于使sdg-gm部分與lc-tia塊之間的寄生電容最小化，并且其進(jìn)一步提升了gpa增益級(jí)的ac性能。lc-lc塊用作由mp5/mn3和mp6/mn4形成的反相器的反饋元件。它們對(duì)應(yīng)于彼此串聯(lián)的諧振電路(例如參見用于示例性ic芯片實(shí)施方式的圖11)。

在sdg-gm塊中，可變電容(varc)和可變電阻(varr)都用于控制接收器均衡。用于控制varc的信號(hào)確定操作頻帶上的gpaac增益斜率。通常期望產(chǎn)生與傳輸線路的逆?zhèn)鬟f函數(shù)匹配的ac響應(yīng)?？勺冸娮杵?varr)設(shè)定低頻增益并且提供最大峰值增益與低頻增益的適當(dāng)比例?？勺冸娮杵骶W(wǎng)絡(luò)(varr)的兩個(gè)電阻器串之間的探測(cè)端子vcm用于進(jìn)行先前級(jí)聯(lián)的增益級(jí)上的輸出共模檢測(cè)。

如圖所示，所描繪的負(fù)電容單元由具有分路電容器的交叉耦合的nmos電路形成。負(fù)電容單元用來消除sdg-gm與lc-tia塊之間的寄生電容。(同樣參見用于單獨(dú)的以及集成到sdg-gm和lc-tia塊中的負(fù)電容單元的ac分析的圖12-14)。

nmos器件(mn1和mn2)被偏置在標(biāo)稱dc電流，但另一方面，nmos器件還受到端子vos1和vos2控制，以校正lc-tia輸出端口的vout處的輸出偏移電壓。在電源開啟并且接收器處于校準(zhǔn)模式時(shí)，盡可能快地首先(即使并不總是)完成該偏移校正方案。

在負(fù)電容塊中，兩個(gè)p型電流鏡(mmr1和mmr2)用于對(duì)交叉耦合的pmos器件(mp3和mp4)進(jìn)行偏置，并且還用于調(diào)整lc-tia輸出端口處的輸出共模電壓vout的dc電平。voctr信號(hào)控制負(fù)電容單元的偏置電流，并且因此控制峰化增益并且還控制總體復(fù)合gpa放大器的增益/帶寬。

在lc-tia塊中，包含了具有局部反饋(跨它們的輸入和輸出的lc-lc)的一對(duì)cmos反相器。在反饋路徑中利用了受控電阻器和雙lc諧振電路(例如，圖11的lc/lc單元)，用于熱和工藝變化補(bǔ)償以及高頻增益峰化。

可以選擇不同的電感和電容值來在lc/lc單元處獲得雙諧振頻率，以加寬gpa增益級(jí)中的每一個(gè)的增益峰化特性。對(duì)于三級(jí)gpa，利用lc組合的三個(gè)不同值來設(shè)計(jì)lc/lc單元的三個(gè)不同諧振頻率，從而可以優(yōu)化總體ac增益峰化特性，以使其與傳輸線路的期望的逆?zhèn)鬟f函數(shù)匹配。(在圖10a和10b中可以看到這種增益峰化的說明，其顯示了三個(gè)級(jí)聯(lián)的增益級(jí)中的每一個(gè)的貢獻(xiàn)。圖10a顯示了用于使復(fù)合gpa的傳遞響應(yīng)成形以與傳輸線路逆向匹配的第一模式。圖10b顯示了第二模式，其簡(jiǎn)單地使目標(biāo)頻率區(qū)最大化。注意，虛線(用于目標(biāo)峰值增益頻率)略微移動(dòng)到實(shí)際峰值的左側(cè)以解釋pvt不一致性。)

在一些實(shí)施例中，利用位于具有串聯(lián)電阻器的反饋路徑中的lc/lc單元來實(shí)施lc-tia塊。為了節(jié)省芯片面積，可以利用如圖11所示的單個(gè)差動(dòng)電感器模板(例如，布局p單元)來實(shí)施一個(gè)單個(gè)lc/lc單元中的兩個(gè)電感器。在該實(shí)施例中，電感器的每個(gè)腿并聯(lián)連接到變?nèi)荻O管c1(或c2)作為雙諧振lc/lc電路的一半。

圖7是根據(jù)一些實(shí)施例的復(fù)合gpa的簡(jiǎn)便表示。其顯示如何在復(fù)合放大器的三個(gè)后續(xù)增益級(jí)上檢測(cè)每個(gè)增益級(jí)的輸出共模電壓。在一些實(shí)施例中，可以重復(fù)使用相同的差動(dòng)對(duì)電路作為共模反饋網(wǎng)絡(luò)的部分，以避免高速數(shù)據(jù)路徑上的額外負(fù)載。如該圖所示，可以使用用于輸出共模穩(wěn)定的dc控制方法。該輸出共模反饋(cmfb)網(wǎng)絡(luò)可以基于如下來設(shè)計(jì)：(i)避免至高速數(shù)據(jù)路徑上的額外負(fù)載，以及(ii)在不引入由于使用附加cmfb電路而引起的器件不匹配錯(cuò)誤的情況下探測(cè)真正的電路路徑。偏移電壓校正可以在第一增益級(jí)的輸入端口處完成，或者可以在每個(gè)個(gè)體增益級(jí)處進(jìn)行校正。

圖8a到8c呈現(xiàn)了偏移電壓檢測(cè)概念?；旧?，首先(如果不是唯一的)在接收器的通電校準(zhǔn)循環(huán)中執(zhí)行個(gè)體級(jí)偏移校正，其中可以逐級(jí)校準(zhǔn)輸出偏移級(jí)。在接收器的正常操作模式中，可以使用數(shù)據(jù)過渡邊沿(上升/下降沿)分布(在眼圖處呈現(xiàn))的方法來在采樣器處檢測(cè)整個(gè)gpa的實(shí)時(shí)偏移電壓?？梢曰趫D8a-8c來在接收器的數(shù)字部分中(或其它位置)操作偏移控制例程以控制偏移(使用圖6中的vos1和vos2端子)，以使上升沿和下降沿分布充分對(duì)齊，如圖8a所示。對(duì)齊例程基于上升沿/下降沿相對(duì)于相位內(nèi)插(pi)時(shí)鐘邊沿的分布分析來確定偏移極性。校正信號(hào)(vos1和vos2)然后可以反饋回到輸入偏置電路，用于進(jìn)行偏移校正。該偏移電壓校正控制旨在按照bang-bang方案來進(jìn)行操作。圖9的圖表是數(shù)據(jù)過渡邊沿相對(duì)于偏移電壓極性的可能的條件的真值表。參考圖6和7，在vocmm1和vocmm2處拾取共模電壓并且將共模電壓饋送到低通濾波器(lpf)中。用于前級(jí)的共?？刂菩盘?hào)由來自每個(gè)后續(xù)級(jí)的lpf輸出產(chǎn)生，以控制負(fù)電容單元中的電流電平。統(tǒng)計(jì)分析的分布指示偏移是否為正，導(dǎo)致差vos1-vos2控制gpa級(jí)以使其更負(fù)，反之亦然。

(注意，一個(gè)數(shù)字檢測(cè)電路(圖5的右半部分)可以用于如上所述的偏移校正、并且可以用于本公開內(nèi)容稍后論述的數(shù)字均衡。)

參考圖12，將呈現(xiàn)不包括負(fù)電容單元的級(jí)聯(lián)的sdg-gm和lc-tia塊的ac分析?？梢匀绫疚乃镜貙?dǎo)出傳遞函數(shù)和有效帶寬，從級(jí)聯(lián)的sdg-gm和lc-tia的一階ac傳遞函數(shù)開始：

其中，

并且gmtia＝gmp2+gmn2

注意：

不包括負(fù)電容單元的近似有效帶寬(主導(dǎo)極點(diǎn))可以被表示為：

ω對(duì)于zf*cout不太敏感。

圖13顯示了負(fù)電容單元的ac等效電路。輸入導(dǎo)納yin被導(dǎo)出并且可以被表示為等效電阻req和等效電容ceq。輸入導(dǎo)納yin＝req+ceq，并且req和ceq可以被如下表示：

并且

圖14顯示了組合的兩個(gè)ac等效電路。如圖可見，由于包含負(fù)電容單元，所以可以改進(jìn)每個(gè)個(gè)體gpa增益級(jí)的ac性能。ceq減小了總cgs的寄生(pmos和nmos二者以及其它附加的寄生)。另外，req呈現(xiàn)為負(fù)電阻，其同樣有益于減小lc-tia的輸入電阻，因?yàn)橛蓅dg-gm產(chǎn)生的ac電流信號(hào)可以更有效地耦合到lc-tia塊中。因此，可以利用包含負(fù)電容單元來進(jìn)一步增強(qiáng)gpa增益級(jí)的ac性能。

在一些實(shí)施例中，在cherry-hooper拓?fù)浣Y(jié)構(gòu)中設(shè)計(jì)的所公開的復(fù)合gpa電路可以具有各種益處。例如，它們可以支持至少28gb/s的數(shù)據(jù)速率運(yùn)算，因?yàn)樗鼈兊挠行拰?duì)于輸出rc時(shí)間常數(shù)不太敏感。因此，這種設(shè)計(jì)可以作為高帶寬實(shí)施方式，即使zf被設(shè)計(jì)為高阻抗(或高電阻)。在大多數(shù)情況下，這與常規(guī)gm-rl設(shè)計(jì)相比將是改進(jìn)，在常規(guī)gm-rl設(shè)計(jì)中，帶寬與負(fù)載(rl)成反比。

另外，一些設(shè)計(jì)在電容負(fù)載上可以具有較高驅(qū)動(dòng)能力。一些設(shè)計(jì)在它們的級(jí)為級(jí)聯(lián)時(shí)還可以具有較小的帶寬減小。它們還可以具有較低的功耗，例如，因?yàn)橄噍^于先前的設(shè)計(jì)，這些設(shè)計(jì)可以提供更高的增益，因而存在更多的裕量可以用于功耗與ac增益之間的權(quán)衡。

同樣，在一些實(shí)施例中，利用飽和增益可能具有較小的頻率范圍。例如，使用雙諧振lc/lc單元提供了指向增益響應(yīng)。因此，用于飽和增益的頻率區(qū)(小增益斜率區(qū))可能大體上小于先前設(shè)計(jì)。

同樣，利用一些實(shí)施例，在增益峰化調(diào)整上可能存在至少兩個(gè)可用操作模式。如圖10a和10b所示，在接收器均衡設(shè)計(jì)中有兩個(gè)增益峰化受控模式可用，在高速接收器開發(fā)中提供了更多的靈活性。此外，利用一些設(shè)計(jì)，例如使用數(shù)據(jù)過渡邊沿的統(tǒng)計(jì)分布的數(shù)字偏移電壓檢測(cè)，可以在數(shù)字域中進(jìn)行偏移電壓檢測(cè)，提供了能夠提供相對(duì)于pvt變化的改進(jìn)的抗擾性的切實(shí)可行的方案?？梢杂杀疚闹泄_的各自實(shí)施例提供這些及其它益處。

使用邊沿ui裝箱的數(shù)字均衡

在以下部分中并且參考圖15-18，將論述用于數(shù)字均衡的(例如，用于如上所述的復(fù)合gpa的)過渡邊沿裝箱技術(shù)。本文中論述的技術(shù)可以用于基于接收器的自適應(yīng)連續(xù)時(shí)間線性均衡器(ctle)放大器中，例如圖5和15中所示的。

圖15是根據(jù)本文公開的一些實(shí)施例的顯示均衡(eq)方法的頂層方框圖。在第一實(shí)施例中，ctle構(gòu)造中的邊沿均衡可能僅需要一個(gè)vga增益控制回路，并且在第二實(shí)施例中，ctle構(gòu)造中的邊沿均衡可以包括兩個(gè)vga增益控制回路，一個(gè)具有峰值增益控制并且另一個(gè)具有低頻增益控制。

由于第一實(shí)施例也是第二實(shí)施例的部分，將首先描述第一實(shí)施例。參考圖15，可以按照以下方式來描述邊沿均衡的基本操作。

發(fā)射器(tx)通過信道(t線路)將數(shù)據(jù)信號(hào)發(fā)射到接收器或vga輸入。由于isi效應(yīng)，vga輸入處的眼圖被降級(jí)。為了正確地處理來自tx的輸入數(shù)據(jù)信號(hào)，需要進(jìn)行信號(hào)均衡以通過補(bǔ)償信號(hào)的高頻分量來增強(qiáng)眼圖開口。具有源極退化拓?fù)浣Y(jié)構(gòu)的vga用于執(zhí)行波形調(diào)節(jié)功能。然后增強(qiáng)數(shù)據(jù)信號(hào)的幅度和過渡邊沿斜率，并且還反過來移動(dòng)了脈沖邊沿的過零分布。

利用所描繪的均衡器，采用了本文中被稱為“裝箱”的技術(shù)。利用裝箱，單獨(dú)的計(jì)數(shù)器可以用于對(duì)被表征為1b(位單元間隔)、xb或其它的不同數(shù)據(jù)和邊沿樣本進(jìn)行計(jì)數(shù)。(位單元間隔是單個(gè)位的周期，即，檢測(cè)的或假定的比特率的倒數(shù)。例如，如果假定2.5gb/s方案，則1b會(huì)是40皮秒。因此，如果邊沿被評(píng)估為在最后一個(gè)邊沿之后80皮秒到達(dá)，則將其分類為2b邊沿，160皮秒邊沿會(huì)是4b邊沿，等等。)利用所描繪的數(shù)字檢測(cè)器，使用了三個(gè)升/降計(jì)數(shù)器：一個(gè)用于1b邊沿，一個(gè)用于x(任意整數(shù))邊沿，并且一個(gè)用于1b和xb邊沿。

圖16a到16c示出了針對(duì)理想均衡(16a)、過度均衡(16b)和不足均衡(16c)的計(jì)數(shù)邊沿分布。在這些分布圖中，包括下降沿，其包括來自1-ui(1b)脈沖的邊沿、來自除了1-ui脈沖以外的多個(gè)ui(x-ui或xb)脈沖的下降沿、以及來自任何脈沖(即1-ui和x-ui的組合)的總體邊沿(全-ui)。

當(dāng)眼圖是理想的(圖16a)時(shí)，無需均衡，并且1-ui、x-ui和全-ui的邊沿分布將彼此全都排成一行。全-ui分布的中心還應(yīng)與pi邊沿時(shí)鐘對(duì)齊?；旧希@從統(tǒng)計(jì)觀點(diǎn)來看將保持正確，即使pi時(shí)鐘的相位被cdr連續(xù)調(diào)整。如果對(duì)于與pi邊沿時(shí)鐘相比較早的邊沿，檢測(cè)輸出被指定為“-1”，并且對(duì)于較晚邊沿的情況，檢測(cè)輸出被指定為“+1”，可以通過使用升降計(jì)數(shù)器(udc)來量化所檢測(cè)的邊沿分布。理想地，升/降計(jì)數(shù)器對(duì)于全-ui邊沿分布應(yīng)給出0-計(jì)數(shù)結(jié)果。

在圖16b和16c中，示出了針對(duì)不同isi條件的邊沿分布。圖16b顯示了過均衡情況的邊沿分布，在該情況下，突出了全-ui與1-ui之間以及全-ui與x-ui之間的udc增量作為識(shí)別ctle回路的過均衡條件的標(biāo)準(zhǔn)。圖16c中類似地呈現(xiàn)了用于識(shí)別不足均衡條件的檢測(cè)標(biāo)準(zhǔn)。

從電路操作的角度來看，如圖15的方框圖所示，使用兩個(gè)采樣器(數(shù)據(jù)和脈沖)來在數(shù)據(jù)脈沖的中心和邊沿處進(jìn)行采樣操作。然后這些采樣器的結(jié)果被加載到兩個(gè)寄存器中用于進(jìn)行進(jìn)一步處理。

數(shù)據(jù)和邊沿樣本不僅用作用于cdr的相位檢測(cè)器，還確定數(shù)據(jù)邊沿與pi邊沿時(shí)鐘之間的相對(duì)應(yīng)的邊沿出現(xiàn)時(shí)序關(guān)系。圖17的表顯示了根據(jù)一些實(shí)施例的該1-ui相對(duì)于x-ui的裝箱標(biāo)準(zhǔn)的真值表。

在前述的第二實(shí)施例中(兩個(gè)控制回路)，包含了兩個(gè)額外的幅度誤差采樣器(圖15的error-1和error-2采樣器)。在圖18的表中顯示了利用幅度誤差檢測(cè)的相對(duì)應(yīng)的裝箱標(biāo)準(zhǔn)。

在前述描述及隨后的權(quán)利要求中，以下術(shù)語應(yīng)被如下解釋：可以使用術(shù)語“耦合”和“連接”以及其衍生詞。應(yīng)該理解，這些術(shù)語并不是要用作彼此的同義詞。事實(shí)上，在特定實(shí)施例中，“連接”用于指示兩個(gè)或更多元件彼此直接物理或電接觸?！榜詈稀庇糜谥甘緝蓚€(gè)或更多元件相互合作或相互作用，但它們可以或可以不直接物理或電接觸。

術(shù)語“pmos晶體管”指代p型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。類似地，“nmos晶體管”指代n型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。應(yīng)該領(lǐng)會(huì)，在使用術(shù)語“mos晶體管”、“nmos晶體管”或“pmos晶體管”時(shí)，除非由它們的使用的性質(zhì)來明確指示或規(guī)定，否則以示例性方式來使用這些術(shù)語。它們包含mos器件的不同種類，包括具有不同vt、材料類型、絕緣體厚度、(多個(gè))柵極構(gòu)造(僅列舉幾個(gè))的器件。此外，除非被具體稱為mos等，否則術(shù)語晶體管可以包括現(xiàn)今已知的或尚未開發(fā)的其它適合的晶體管類型，例如，結(jié)型場(chǎng)效應(yīng)晶體管、雙極結(jié)型晶體管、金屬半導(dǎo)體fet、以及各種類型的三維晶體管、mos或其它類型。

本發(fā)明不限于所述實(shí)施例，而是可以在所附權(quán)利要求的精神和范圍內(nèi)利用修改和改變來實(shí)踐本發(fā)明。例如，應(yīng)該領(lǐng)會(huì)到，本發(fā)明適用于所有類型的半導(dǎo)體集成電路(“ic”)芯片內(nèi)。這些ic芯片的示例包括但不限于，處理器、控制器、芯片集部件、可編程邏輯陣列(pla)、存儲(chǔ)器芯片、網(wǎng)絡(luò)芯片等。

應(yīng)該領(lǐng)會(huì)到，在一些附圖中，用線來表示信號(hào)導(dǎo)體線路。一些線可以較粗以指示更多成分的信號(hào)路徑，一些線可以具有數(shù)字標(biāo)記以指示成分信號(hào)路徑的編號(hào)，和/或一些線可以在一端或多端具有箭頭以指示主要信息流動(dòng)方向。然而，這不應(yīng)以限制的方式來解釋。事實(shí)上，這種附加的細(xì)節(jié)可以結(jié)合一個(gè)或多個(gè)示例性實(shí)施例來使用，以有助于更容易理解電路。任何所表示的信號(hào)線路，不管是否具有附加信息，實(shí)際上都可以包括可以在多個(gè)方向上行進(jìn)并且可以利用任何適合類型的信號(hào)方案來實(shí)施的一個(gè)或多個(gè)信號(hào)，例如，利用差動(dòng)對(duì)實(shí)施的數(shù)字或模擬線路、光纖線路和/或單端線路。

應(yīng)該領(lǐng)會(huì)到，可能已經(jīng)給出了示例性尺寸/模型/值/范圍，盡管本發(fā)明不限于此。由于制造技術(shù)(例如，光刻)隨著時(shí)間而發(fā)展成熟，所以預(yù)期可以制造更小尺寸的器件。另外，在附圖中可以或可以不顯示至ic芯片或其它組件的公知的電源/地連接，以簡(jiǎn)化說明和論述，并且為了不使本發(fā)明難以理解。此外，可以以框圖形式示出布置，以避免使本發(fā)明難以理解，并且這也考慮了以下事實(shí)，即關(guān)于這種框圖布置的實(shí)施方式的細(xì)節(jié)高度取決于將要實(shí)施本發(fā)明的平臺(tái)，即，這種細(xì)節(jié)應(yīng)該完全處于本領(lǐng)域技術(shù)人員的理解范圍內(nèi)。在闡述了具體細(xì)節(jié)(例如，電路)以描述本發(fā)明的示例性實(shí)施例的情況下，對(duì)本領(lǐng)域技術(shù)人員來說顯而易見的是，可以在沒有這些具體細(xì)節(jié)的情況下或者這些具體細(xì)節(jié)有變化的情況下實(shí)施本發(fā)明。因此，描述被認(rèn)為是說明性的而不是限制性的。