技術(shù)總結(jié)
本發(fā)明提供一種基于FPGA實(shí)現(xiàn)報(bào)文處理系統(tǒng)，包括報(bào)文匯聚模塊和報(bào)文轉(zhuǎn)發(fā)模塊，線路側(cè)端口和多個(gè)系統(tǒng)側(cè)端口，所述報(bào)文匯聚模塊的輸入端分別與所述多個(gè)系統(tǒng)側(cè)端口連接，所述報(bào)文匯聚模塊的輸出端與所述線路側(cè)端口連接；所述報(bào)文轉(zhuǎn)發(fā)模塊的輸入端與所述線路側(cè)端口連接，所述報(bào)文轉(zhuǎn)發(fā)模塊的輸出端分別與所述多個(gè)系統(tǒng)側(cè)端口連接，所述報(bào)文匯聚模塊和報(bào)文轉(zhuǎn)發(fā)模塊中均包括多級緩存單元，所述報(bào)文匯聚模塊和報(bào)文轉(zhuǎn)發(fā)模塊將緩存切分為多級緩存且根據(jù)報(bào)文流量選擇數(shù)據(jù)處理寬度。本發(fā)明還提供了一種基于FPGA實(shí)現(xiàn)報(bào)文處理方法。本發(fā)明提供的系統(tǒng)結(jié)構(gòu)更加簡單，模塊化的設(shè)計(jì)，有效解決了數(shù)據(jù)帶寬和緩存模塊眾多與內(nèi)部資源均勻分布的問題。

技術(shù)研發(fā)人員：陳紅旗
受保護(hù)的技術(shù)使用者：南京中新賽克科技有限責(zé)任公司
文檔號碼：201610858493
技術(shù)研發(fā)日：2016.09.28
技術(shù)公布日：2017.01.04