本發(fā)明涉及一種IEEE1588對(duì)時(shí)裝置，具體是基于PAC控制器的IEEE1588對(duì)時(shí)方法及裝置。

背景技術(shù)：

IEEE1588對(duì)時(shí)是指利用《網(wǎng)絡(luò)測(cè)量和控制系統(tǒng)的精密時(shí)鐘同步協(xié)議標(biāo)準(zhǔn)》實(shí)現(xiàn)網(wǎng)絡(luò)方式的對(duì)時(shí)，用來(lái)解決在以太網(wǎng)的定時(shí)同步能力不足的問(wèn)題，目前在工業(yè)領(lǐng)域有廣泛的應(yīng)用。

PAC控制器具備了PC的開(kāi)放性、高性能CPU、高容量的內(nèi)存和軟件的強(qiáng)大效能，并具有PLC的可靠性、強(qiáng)固性和分散特性。PAC采用現(xiàn)有的商業(yè)計(jì)算機(jī)技術(shù)，所以具有更優(yōu)異的效能，并具有可伸縮性。透過(guò)商業(yè)化大量生產(chǎn)的平臺(tái)，所以易于維護(hù)和具有較低的發(fā)生故障時(shí)間等特性。

實(shí)現(xiàn)IEEE1588對(duì)時(shí)的方法有很多，其中使用硬件實(shí)現(xiàn)高精度IEEE1588對(duì)時(shí)的方法比較普及，但是市面上暫時(shí)未發(fā)現(xiàn)利用PAC控制器優(yōu)異的性能進(jìn)行IEEE1588對(duì)時(shí)的裝置出現(xiàn)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明根據(jù)現(xiàn)有技術(shù)的不足提供一種基于PAC控制器的IEEE1588對(duì)時(shí)方法及裝置，基于PAC控制器設(shè)計(jì)，實(shí)現(xiàn)高精度的時(shí)鐘同步。

本發(fā)明的技術(shù)方案：

一種基于PAC控制器的IEEE1588對(duì)時(shí)方法，其特征在于：包括以下步驟，

時(shí)鐘同步模塊與IEEE1588時(shí)鐘源同步：

IEEE1588時(shí)鐘源周期性地向ACS200從時(shí)鐘廣播Sync同步報(bào)文，當(dāng)時(shí)鐘同步模塊接收到CPU模塊的時(shí)鐘同步請(qǐng)求后，時(shí)鐘同步模塊對(duì)IEEE1588時(shí)鐘源發(fā)送的報(bào)文進(jìn)行處理，時(shí)鐘同步模塊截取IEEE1588時(shí)鐘源的報(bào)文出口時(shí)間戳t₁，時(shí)鐘同步模塊截取時(shí)鐘同步模塊接收?qǐng)?bào)文的入口時(shí)間戳t₂，報(bào)文從IEEE1588時(shí)鐘源到時(shí)鐘同步模塊的網(wǎng)絡(luò)傳輸延時(shí)為D，根據(jù)IEEE1588時(shí)鐘同步原理可得，時(shí)鐘同步模塊與IEEE1588時(shí)鐘源的時(shí)鐘偏差為t_Δ＝t₂-t₁-D；

CPU模塊讀取時(shí)鐘偏差值：

時(shí)鐘同步模塊與CPU模塊是通過(guò)底板總線(xiàn)進(jìn)行數(shù)據(jù)交換的，底板總線(xiàn)采用串行的通訊方式，即數(shù)據(jù)按一幀一幀傳輸?shù)?，?shù)據(jù)傳輸存在一定的延時(shí)，當(dāng)數(shù)據(jù)幀長(zhǎng)度固定，底板總線(xiàn)傳輸速率固定時(shí)，數(shù)據(jù)傳輸延時(shí)t_Delay是一個(gè)定值，即CPU模塊與IEEE1588時(shí)鐘源的時(shí)鐘偏差為T(mén)＝t_Δ+t_Delay；

CPU模塊時(shí)鐘校正：

CPU模塊主要由ARM模塊和FPGA模塊組成，CPU模塊讀取的時(shí)鐘偏差值首先T在FPGA模塊中處理，將本地時(shí)鐘做校正，實(shí)現(xiàn)時(shí)鐘同步，此后，F(xiàn)PGA模塊以該時(shí)鐘為基準(zhǔn)進(jìn)行計(jì)時(shí)，F(xiàn)PGA程序是并行運(yùn)行的，可以同時(shí)處理不同任務(wù)，因此時(shí)鐘計(jì)時(shí)的任務(wù)不會(huì)受到其他任務(wù)的影響而產(chǎn)生不確定的時(shí)間延時(shí)，ACS200的FPGA模塊主頻為50MHz，即時(shí)鐘周期為20ns，校正后的時(shí)鐘以20ns的精度開(kāi)始計(jì)時(shí)，當(dāng)ARM模塊需要獲得時(shí)鐘時(shí)可隨時(shí)從FPGA模塊中讀取當(dāng)前的時(shí)鐘，進(jìn)而實(shí)現(xiàn)高精度的時(shí)鐘同步，基于PAC控制器的IEEE1588對(duì)時(shí)。

所述時(shí)鐘同步模塊包括STM32F407VGT6微型處理器以及PHY芯片DP83640，時(shí)鐘同步模塊對(duì)IEEE1588時(shí)鐘源發(fā)送的報(bào)文進(jìn)行處理具體包括PTP報(bào)文由DP83640傳遞到CPU模塊后，首先通過(guò)MAC層，在此層，PTP時(shí)間戳驅(qū)動(dòng)程序記錄PTP報(bào)文的時(shí)間戳，然后報(bào)文通過(guò)TCP/IP協(xié)議棧傳遞給應(yīng)用層PTP報(bào)文處理程序，報(bào)文處理程序?qū)?bào)文進(jìn)行分析處理并提取相關(guān)信息后，調(diào)用本地時(shí)鐘調(diào)節(jié)程序?qū)Ρ镜貢r(shí)鐘進(jìn)行校正，如果接收到Announce報(bào)文，則調(diào)用最佳主時(shí)鐘算法程序，重新計(jì)算本地PTP時(shí)鐘狀態(tài)。

一種基于PAC控制器的IEEE1588對(duì)時(shí)方法及裝置，包括PAC控制器和IEEE1588時(shí)鐘源，所述PAC控制器和IEEE1588時(shí)鐘源通過(guò)網(wǎng)線(xiàn)進(jìn)行連接，所述PAC控制器包括電源模塊、CPU模塊、功能模塊一、功能模塊二和時(shí)鐘同步模塊，電源模塊、CPU模塊、功能模塊一、功能模塊二和時(shí)鐘同步模塊通過(guò)底板總線(xiàn)進(jìn)行連接，所述電源模塊用于給CPU模塊、功能模塊一、功能模塊二和時(shí)鐘同步模塊提供工作電壓，所述CPU模塊用于與時(shí)鐘同步模塊進(jìn)行通信并輸出控制指令，所述功能模塊一、功能模塊二用于實(shí)現(xiàn)PAC控制器的相應(yīng)功能，所述時(shí)鐘同步模塊用于完成與IEEE1588時(shí)鐘源的時(shí)鐘同步。

所述時(shí)鐘同步模塊包括STM32F407VGT6微型處理器以及PHY芯片，STM32F407VGT6微型處理器支持IEEE1588協(xié)議，具有在MAC層的MII入口記錄時(shí)間戳的功能，PHY芯片為德州儀器的DP83640芯片，STM32F407VGT6處理器通過(guò)MII接口與以太網(wǎng)PDP83640芯片連接。

所述CPU模塊包括ARM模塊、FPGA模塊和RAM模塊，ARM模塊主要負(fù)責(zé)讀取實(shí)時(shí)時(shí)標(biāo)，F(xiàn)PGA模塊負(fù)責(zé)與時(shí)鐘同步模塊通信并完成基板延時(shí)計(jì)算和守時(shí)功能，RAM模塊用于存放實(shí)時(shí)時(shí)標(biāo)。

CPU模塊與時(shí)鐘同步模塊的通信周期為0.1ms，且CPU模塊內(nèi)部具備5ns步長(zhǎng)的時(shí)鐘更新頻率，能夠在不損失時(shí)間精度的前提下，完成CPU的守時(shí)功能。

本發(fā)明的技術(shù)效果：結(jié)構(gòu)簡(jiǎn)單，使用方便，充分利用PAC控制器中的高性能硬件，實(shí)現(xiàn)IEEE1588的精確對(duì)時(shí)，不需要額外增加硬件，節(jié)約硬件成本。

附圖說(shuō)明

圖1是本發(fā)明的整體結(jié)構(gòu)示意圖；

圖2是本發(fā)明時(shí)鐘同步模塊結(jié)構(gòu)示意圖；

圖3是IEEE1588對(duì)時(shí)示意圖；

圖4是本發(fā)明的對(duì)時(shí)方法流程圖。

圖中標(biāo)號(hào)分別表示：1—PAC控制器，2—IEEE1588時(shí)鐘源，3—網(wǎng)線(xiàn)，10—電源模塊，11—CPU模塊，12—功能模塊一，13—功能模塊二，14—時(shí)鐘同步模塊，15—底板總線(xiàn)，16—STM32F407VGT6微型處理器，17—PHY芯片。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本發(fā)明進(jìn)一步說(shuō)明：

如圖1所示，一種基于PAC控制器的IEEE1588對(duì)時(shí)方法及裝置，包括PAC控制器1和IEEE1588時(shí)鐘源2，所述PAC控制器1和IEEE1588時(shí)鐘源2通過(guò)網(wǎng)線(xiàn)3進(jìn)行連接，所述PAC控制器1包括電源模塊10、CPU模塊11、功能模塊一12、功能模塊二13和時(shí)鐘同步模塊14，電源模塊10、CPU模塊11、功能模塊一12、功能模塊二13和時(shí)鐘同步模塊14通過(guò)底板總線(xiàn)15進(jìn)行連接，所述電源模塊10用于給CPU模塊11、功能模塊一12、功能模塊二13和時(shí)鐘同步模塊14提供工作電壓，所述CPU模塊11用于與時(shí)鐘同步模塊14進(jìn)行通信并輸出控制指令，所述功能模塊一12、功能模塊二13用于實(shí)現(xiàn)PAC控制器1的相應(yīng)功能，所述時(shí)鐘同步模塊14用于完成與IEEE1588時(shí)鐘源2的時(shí)鐘同步。

如圖2所示，時(shí)鐘同步模塊14包括STM32F407VGT6微型處理器16以及PHY芯片17，STM32F407VGT6微型處理器16支持IEEE1588協(xié)議，具有在MAC層的MII入口記錄時(shí)間戳的功能，PHY芯片17為德州儀器的DP83640芯片。

CPU模塊包括ARM模塊、FPGA模塊和RAM模塊，ARM模塊主要負(fù)責(zé)讀取實(shí)時(shí)時(shí)標(biāo)，F(xiàn)PGA模塊負(fù)責(zé)與時(shí)鐘同步模塊通信并完成基板延時(shí)計(jì)算和守時(shí)功能，RAM模塊用于存放實(shí)時(shí)時(shí)標(biāo)。

CPU模塊11與時(shí)鐘同步模塊14的通信周期為0.1ms，且CPU模塊11內(nèi)部具備5ns步長(zhǎng)的時(shí)鐘更新頻率，能夠在不損失時(shí)間精度的前提下，完成CPU的守時(shí)功能。

STM32F407VGT6微型處理器同時(shí)具有調(diào)節(jié)本地PTP時(shí)鐘頻率的功能；DP83640PHY芯片除了具備一般PHY芯片的功能外，還具有支持IEEE1588v2協(xié)議的一系列功能，DP83640芯片可以在MII接口處記錄PTP報(bào)文時(shí)間戳，并將時(shí)間戳儲(chǔ)存在芯片的時(shí)間戳寄存器中。

STM32F407VGT6處理器通過(guò)MII接口與以太網(wǎng)PHY芯片DP83640連接，PTP報(bào)文由DP83640芯片傳遞到CPU后，首先通過(guò)MAC層，在此層，PTP時(shí)間戳驅(qū)動(dòng)程序記錄PTP報(bào)文的時(shí)間戳，然后報(bào)文通過(guò)TCP/IP協(xié)議棧傳遞給應(yīng)用層PTP報(bào)文處理程序，報(bào)文處理程序?qū)?bào)文進(jìn)行分析處理并提取相關(guān)信息后，調(diào)用本地時(shí)鐘調(diào)節(jié)程序?qū)Ρ镜貢r(shí)鐘進(jìn)行校正，如果接收到Announce報(bào)文，則調(diào)用最佳主時(shí)鐘算法程序，重新計(jì)算本地PTP時(shí)鐘狀態(tài)。

如圖3所示，一種基于PAC控制器的IEEE1588對(duì)時(shí)方法，其特征在于：包括以下步驟，

時(shí)鐘同步模塊與IEEE1588時(shí)鐘源同步：

IEEE1588時(shí)鐘源周期性地向ACS200從時(shí)鐘廣播Sync同步報(bào)文，當(dāng)時(shí)鐘同步模塊接收到CPU模塊的時(shí)鐘同步請(qǐng)求后，時(shí)鐘同步模塊對(duì)IEEE1588時(shí)鐘源發(fā)送的報(bào)文進(jìn)行處理，時(shí)鐘同步模塊截取IEEE1588時(shí)鐘源的報(bào)文出口時(shí)間戳t₁，時(shí)鐘同步模塊截取時(shí)鐘同步模塊接收?qǐng)?bào)文的入口時(shí)間戳t₂，報(bào)文從IEEE1588時(shí)鐘源到時(shí)鐘同步模塊的網(wǎng)絡(luò)傳輸延時(shí)為D，根據(jù)IEEE1588時(shí)鐘同步原理可得，時(shí)鐘同步模塊與IEEE1588時(shí)鐘源的時(shí)鐘偏差為t_Δ＝t₂-t₁-D；

CPU模塊讀取時(shí)鐘偏差值：

時(shí)鐘同步模塊與CPU模塊是通過(guò)底板總線(xiàn)進(jìn)行數(shù)據(jù)交換的，底板總線(xiàn)采用串行的通訊方式，即數(shù)據(jù)按一幀一幀傳輸?shù)?，?shù)據(jù)傳輸存在一定的延時(shí)，當(dāng)數(shù)據(jù)幀長(zhǎng)度固定，底板總線(xiàn)傳輸速率固定時(shí)，數(shù)據(jù)傳輸延時(shí)t_Delay是一個(gè)定值，即CPU模塊與IEEE1588時(shí)鐘源的時(shí)鐘偏差為T(mén)＝t_Δ+t_Delay；

CPU模塊時(shí)鐘校正：

CPU模塊主要由ARM模塊和FPGA模塊組成，CPU模塊讀取的時(shí)鐘偏差值首先T在FPGA模塊中處理，將本地時(shí)鐘做校正，實(shí)現(xiàn)時(shí)鐘同步，此后，F(xiàn)PGA模塊以該時(shí)鐘為基準(zhǔn)進(jìn)行計(jì)時(shí)，F(xiàn)PGA程序是并行運(yùn)行的，可以同時(shí)處理不同任務(wù)，因此時(shí)鐘計(jì)時(shí)的任務(wù)不會(huì)受到其他任務(wù)的影響而產(chǎn)生不確定的時(shí)間延時(shí)，ACS200的FPGA模塊主頻為50MHz，即時(shí)鐘周期為20ns，校正后的時(shí)鐘以20ns的精度開(kāi)始計(jì)時(shí)，當(dāng)ARM模塊需要獲得時(shí)鐘時(shí)可隨時(shí)從FPGA模塊中讀取當(dāng)前的時(shí)鐘，進(jìn)而實(shí)現(xiàn)高精度的時(shí)鐘同步，基于PAC控制器的IEEE1588對(duì)時(shí)。

所述時(shí)鐘同步模塊包括STM32F407VGT6微型處理器以及PHY芯片DP83640，時(shí)鐘同步模塊對(duì)IEEE1588時(shí)鐘源發(fā)送的報(bào)文進(jìn)行處理具體包括PTP報(bào)文由DP83640傳遞到CPU模塊后，首先通過(guò)MAC層，在此層，PTP時(shí)間戳驅(qū)動(dòng)程序記錄PTP報(bào)文的時(shí)間戳，然后報(bào)文通過(guò)TCP/IP協(xié)議棧傳遞給應(yīng)用層PTP報(bào)文處理程序，報(bào)文處理程序?qū)?bào)文進(jìn)行分析處理并提取相關(guān)信息后，調(diào)用本地時(shí)鐘調(diào)節(jié)程序?qū)Ρ镜貢r(shí)鐘進(jìn)行校正，如果接收到Announce報(bào)文，則調(diào)用最佳主時(shí)鐘算法程序，重新計(jì)算本地PTP時(shí)鐘狀態(tài)。

本發(fā)明的基于PAC控制器的IEEE1588對(duì)時(shí)方法及裝置，結(jié)構(gòu)簡(jiǎn)單，使用方便，充分利用PAC控制器中的高性能硬件，實(shí)現(xiàn)IEEE1588的精確對(duì)時(shí)，不需要額外增加硬件，節(jié)約硬件成本。