本發(fā)明涉及無線通信領(lǐng)域，尤其涉及一種CPRI接口數(shù)據(jù)壓縮傳輸方法及系統(tǒng)。

背景技術(shù)：

隨著4G通信技術(shù)的發(fā)展，5G通信需求的日益臨近，CPRI(通用公共無線電接口)接口傳輸帶寬受限的問題愈發(fā)凸顯。5G對CPRI接口傳輸帶寬的需求遠(yuǎn)遠(yuǎn)大于4G，在5G通信應(yīng)用場景中，對CPRI接口傳輸帶寬需求遠(yuǎn)遠(yuǎn)超出目前10Gbps的配置。巨大的CPRI接口傳輸帶寬對光口提出了更高的要求，現(xiàn)有的光口速率基本無法滿足5G通信應(yīng)用。

CPRI協(xié)議規(guī)定數(shù)據(jù)傳輸?shù)幕編L為1 Tc＝1/3.84 MHz＝260.416667ns，一個基本幀包含16個字W=0…15，字長T依賴于線比特率。W=0用于控制字，W=1…15用于用戶平臺的IQ數(shù)據(jù)傳輸。

5G基站是在4G基站基礎(chǔ)上的演進(jìn)，也是一種分布式結(jié)構(gòu)，由基帶單元BBU和射頻拉遠(yuǎn)設(shè)備RRU通過光纖連接。由于基帶的IQ數(shù)據(jù)寬度為15bit，20MHz帶寬信號的采樣速率是30.72MHz，CPRI協(xié)議對數(shù)據(jù)進(jìn)行8b/10b編碼，因此對于2天線100M帶寬的設(shè)備來說，光口最大線速率為：30.72M×5×30bit×2×（10/8）=11.52Gbps。而目前基站光口線速率最大只支持10Gbps，則需要2個10G光口才能完成基帶數(shù)據(jù)傳輸。隨著天線的增多，帶寬的進(jìn)一步增大，所需光口的數(shù)量將更多，那么設(shè)備的復(fù)雜度及成本將增加。

技術(shù)實現(xiàn)要素：

本發(fā)明針對CPRI接口傳輸帶寬受限問題提供一種CPRI接口數(shù)據(jù)壓縮傳輸方法及系統(tǒng)，用來降低設(shè)備復(fù)雜度，節(jié)省硬件成本，同時能夠兼容現(xiàn)有設(shè)備，可以快速軟件升級現(xiàn)有設(shè)備。

本發(fā)明技術(shù)方案提供一種CPRI接口數(shù)據(jù)壓縮傳輸方法，包括以下步驟，

步驟1，接收輸入的基帶I/Q數(shù)據(jù)；

步驟2，從接收的輸入基帶I/Q數(shù)據(jù)中找出連續(xù)N個樣點(diǎn)的最大值，其中N為所取樣本數(shù)據(jù)的樣點(diǎn)數(shù)；

步驟3，通過連續(xù)N個樣點(diǎn)的最大值確定樣本數(shù)據(jù)的壓縮因子K的值，K的值根據(jù)15bit數(shù)據(jù)的符號位與其他bit位按照由高到低順序依次進(jìn)行比較來確定；

步驟4，將接收的基帶I/Q數(shù)據(jù)進(jìn)行緩存并與壓縮因子K進(jìn)行時序?qū)R；

步驟5，進(jìn)行壓縮操作，包括根據(jù)壓縮因子K的值，將相應(yīng)基帶I/Q數(shù)據(jù)進(jìn)行相應(yīng)的截位壓縮到6bit；

步驟6，將壓縮后的6bitI/Q數(shù)據(jù)和4bit壓縮因子K通過CPRI接口按照協(xié)議傳輸?shù)酱鈮嚎s端；

步驟7，根據(jù)壓縮因子K的值，對壓縮所得6bitI/Q數(shù)據(jù)進(jìn)行解壓縮操作，恢復(fù)成15bitI/Q數(shù)據(jù)，所述解壓縮操作是步驟5中壓縮操作的逆過程。

而且，步驟2中，找出連續(xù)N個樣點(diǎn)的最大值實現(xiàn)方式為，通過初始最大值與一個樣點(diǎn)值之間進(jìn)行比較其絕對值找出它們的最大值再和另一個樣點(diǎn)值進(jìn)行比較，逐個比較下去，最后得到的最大值就是這段樣點(diǎn)的最大值。

而且，步驟3中，15bit數(shù)據(jù)的符號位與其他bit位按照由高到低順序依次進(jìn)行比較時，不等則結(jié)束比較，否則繼續(xù)取下一位比較，壓縮因子K每次比較后減1，最小為5。

而且，步驟6中，數(shù)據(jù)發(fā)送時先把I/Q數(shù)據(jù)和壓縮因子K按照協(xié)議規(guī)定擺放在相應(yīng)的位置再通過光口Serdes發(fā)送出去；另一端數(shù)據(jù)接收時先接收從光口Serdes傳送的數(shù)據(jù)再按照協(xié)議從相應(yīng)位置提取I/Q數(shù)據(jù)和壓縮因子K。

而且，步驟5中，壓縮操作采用如下公式，

compress_dat=fifo_dat[K:(K-5)]

其中，compress_dat為壓縮所得6bitI/Q數(shù)據(jù)，fifo_dat [ ]表示步驟4中緩存后的結(jié)果；

步驟7中，解壓縮操作采用如下公式，

decompress_dat={(14-K){compress_dat[5]},compress_dat, (K-5){1'b0}}

其中，'b表示二進(jìn)制數(shù)據(jù)，decompress_dat為解壓縮恢復(fù)所得15bitI/Q數(shù)據(jù)。

本發(fā)明相應(yīng)提供一種CPRI接口數(shù)據(jù)壓縮傳輸系統(tǒng)，包括壓縮模塊、CPRI接口模塊和解壓縮模塊，

所述壓縮模塊包括以下單元，

第一單元，用于接收輸入的基帶I/Q數(shù)據(jù)；

第二單元，用于從接收的輸入基帶I/Q數(shù)據(jù)中找出連續(xù)N個樣點(diǎn)的最大值，其中N為所取樣本數(shù)據(jù)的樣點(diǎn)數(shù)；

第三單元，用于通過連續(xù)N個樣點(diǎn)的最大值確定樣本數(shù)據(jù)的壓縮因子K的值，K的值根據(jù)15bit數(shù)據(jù)的符號位與其他bit位按照由高到低順序依次進(jìn)行比較來確定；

第四單元，用于將接收的基帶I/Q數(shù)據(jù)進(jìn)行緩存并與壓縮因子K進(jìn)行時序?qū)R；

第五單元，用于進(jìn)行壓縮操作，包括根據(jù)壓縮因子K的值，將相應(yīng)基帶I/Q數(shù)據(jù)進(jìn)行相應(yīng)的截位壓縮到6bit；

CPRI接口模塊，用于將壓縮后的6bitI/Q數(shù)據(jù)和4bit壓縮因子K通過CPRI接口按照協(xié)議傳輸?shù)酱鈮嚎s端；

解壓縮模塊，用于根據(jù)壓縮因子K的值，對壓縮數(shù)據(jù)進(jìn)行解壓縮操作，恢復(fù)成15bitI/Q數(shù)據(jù)，所述解壓縮操作是壓縮模塊第五單元中壓縮操作的逆過程。

而且，第二單元中，找出連續(xù)N個樣點(diǎn)的最大值實現(xiàn)方式為，通過初始最大值與一個樣點(diǎn)值之間進(jìn)行比較其絕對值找出它們的最大值再和另一個樣點(diǎn)值進(jìn)行比較，逐個比較下去，最后得到的最大值就是這段樣點(diǎn)的最大值。

而且，第三單元中，15bit數(shù)據(jù)的符號位與其他bit位按照由高到低順序依次進(jìn)行比較時，不等則結(jié)束比較，否則繼續(xù)取下一位比較，壓縮因子K每次比較后減1，最小為5。

而且，CPRI接口模塊中，數(shù)據(jù)發(fā)送時先把I/Q數(shù)據(jù)和壓縮因子K按照協(xié)議規(guī)定擺放在相應(yīng)的位置再通過光口Serdes發(fā)送出去；另一端數(shù)據(jù)接收時先接收從光口Serdes傳送的數(shù)據(jù)再按照協(xié)議從相應(yīng)位置提取I/Q數(shù)據(jù)和壓縮因子K。

而且，第五單元中，壓縮操作采用如下公式，

compress_dat=fifo_dat[K:(K-5)]

其中，compress_dat為壓縮所得6bitI/Q數(shù)據(jù)，fifo_dat [ ]表示步驟4中緩存后的結(jié)果；

解壓縮模塊中，解壓縮操作采用如下公式，

decompress_dat={(14-K){compress_dat[5]},compress_dat, (K-5){1'b0}}

其中，'b表示二進(jìn)制數(shù)據(jù)，decompress_dat為解壓縮恢復(fù)所得15bitI/Q數(shù)據(jù)。

本發(fā)明為在無線通信中CPRI接口的傳輸帶寬受限的情況下提高傳輸能力，提出了一種CPRI接口數(shù)據(jù)壓縮傳輸方法及系統(tǒng)，將原始15bit數(shù)據(jù)經(jīng)過自適應(yīng)壓縮算法進(jìn)行壓縮到6bit后在通過CPRI接口進(jìn)行數(shù)據(jù)傳輸，能夠滿足系統(tǒng)指標(biāo)要求。

本發(fā)明具有下列的優(yōu)點(diǎn)和積極效果：

1、本技術(shù)方案采用一種自適應(yīng)量化的壓縮算法，量化誤差較小，經(jīng)過壓縮解壓縮后對系統(tǒng)的性能影響比其他壓縮算法小。

2、本技術(shù)方案將基帶數(shù)據(jù)由15bit壓縮到6bit，可以節(jié)約一半的光纖及光模塊成本，降低設(shè)備的復(fù)雜度和運(yùn)維難度。

3、本技術(shù)方案可以直接利用現(xiàn)有基站設(shè)備的FPGA實現(xiàn)，因此能夠兼容現(xiàn)有設(shè)備，最大程度地保護(hù)之前設(shè)備投資。

附圖說明

圖1是本發(fā)明實施例的CPRI接口數(shù)據(jù)壓縮傳輸系統(tǒng)結(jié)構(gòu)圖。

圖2是本發(fā)明實施例的CPRI接口數(shù)據(jù)壓縮傳輸方法流程圖。

圖3是本發(fā)明實施例的CPRI接口6.144Gbps的數(shù)據(jù)幀結(jié)構(gòu)圖。

具體實施方式

以下結(jié)合附圖和實施例對本發(fā)明作詳細(xì)說明。

圖1是實施例的CPRI接口數(shù)據(jù)壓縮傳輸系統(tǒng)結(jié)構(gòu)圖。CPRI接口數(shù)據(jù)壓縮傳輸系統(tǒng)包括壓縮模塊、CPRI接口模塊和解壓縮模塊三個部分，具體實施時可由FPGA（Field Programmable Gate Array，現(xiàn)場可編程門陣列）實現(xiàn)。本系統(tǒng)中這三個模塊實現(xiàn)的功能如下：壓縮模塊將基帶數(shù)據(jù)通過自適應(yīng)量化壓縮算法由15bit壓縮到6bit，同時獲得4bit的壓縮因子K。CPRI接口模塊將壓縮后的數(shù)據(jù)和壓縮因子K按照協(xié)議擺放后傳輸出去。解壓縮模塊是壓縮模塊的逆過程，將通過CPRI接口獲取的壓縮數(shù)據(jù)按照壓縮因子K進(jìn)行解壓縮恢復(fù)到15bit。具體壓縮模塊、CPRI接口模塊和解壓縮模塊，分別對應(yīng)以下步驟1~5、步驟6、步驟7。

圖2是實施例的CPRI接口數(shù)據(jù)壓縮傳輸方法流程，包括如下步驟：

步驟1，接收輸入的基帶I/Q數(shù)據(jù)。

步驟2，從接收的輸入基帶I/Q數(shù)據(jù)中找出連續(xù)N個樣點(diǎn)的最大值，其中N為所取一段樣本數(shù)據(jù)的樣點(diǎn)數(shù)。連續(xù)N個樣點(diǎn)的最大值是通過初始最大值與一個樣點(diǎn)值之間進(jìn)行比較其絕對值找出它們的最大值再和另一個樣點(diǎn)值進(jìn)行比較，逐個比較下去，最后得到的最大值就是這段樣點(diǎn)的最大值。

實施例中，N≥8(=30.72/3.84)，20MHz帶寬信號的采樣速率是30.72MHz，CPRI碼片速率3.84MHz。

具體實施時，將初始最大值（記為max_dat）根據(jù)符號位不同獲得該值的絕對值（記為abs_max_dat），對于正數(shù)，則直接為該值的除去符號位的剩余14bit；對于負(fù)數(shù)，則為該值的除去符號位的剩余14bit取反再加1。同理，得到樣點(diǎn)數(shù)據(jù)（記為sample_dat）的絕對值（記為abs_dat）。將abs_max_dat與abs_dat進(jìn)行比較，若abs_max_dat≥abs_dat，則max_dat=max_dat；若abs_max_dat<abs_dat，則max_dat=sample_dat；這樣逐個比較N個樣點(diǎn)數(shù)據(jù)找到這段樣點(diǎn)的最大值。

步驟3，通過連續(xù)N個樣點(diǎn)的最大值確定這段樣本數(shù)據(jù)的壓縮因子K的值，K的值根據(jù)15bit數(shù)據(jù)的符號位與其他bit位按照由高到低順序依次進(jìn)行比較來確定，不同的情況對應(yīng)K的值不同。

具體實施時，為壓縮到6bit，將N個樣點(diǎn)的最大值的符號位（記為max_dat[14]）與其他bit位（記為max_dat[13]，…，max_dat[4]）依次進(jìn)行比較，若max_dat[14]≠ max_dat[13]，則壓縮因子K=14，結(jié)束比較，若max_dat[14] = max_dat[13]則繼續(xù)比較max_dat[14和max_dat[12]；若max_dat[14]≠ max_dat[12]，則壓縮因子K=13；同理，依次比較下去，壓縮因子K每次比較后減1，直到壓縮因子K=5，即當(dāng)max_dat[14]≠ max_dat[4]，則壓縮因子K=5；當(dāng)max_dat[14]= max_dat[4]，也不用繼續(xù)比較，令壓縮因子K=5即可。因此，壓縮因子K最小為5，此時由于最大值已經(jīng)比較小，按照K=5進(jìn)行截位壓縮時的量化誤差比較小，壓縮后數(shù)據(jù)能夠很好的代表原始數(shù)據(jù)。

步驟4，將接收的基帶I/Q數(shù)據(jù)進(jìn)行緩存與壓縮因子K進(jìn)行時序?qū)R，即每連續(xù)N個樣點(diǎn)對應(yīng)一個K值。具體實施時，在FPGA中可以通過先進(jìn)先出存儲器FIFO來實現(xiàn)緩存，保證基帶I/Q數(shù)據(jù)與壓縮因子K在時序上是對齊的。

具體實施時，接收的基帶I/Q數(shù)據(jù)將通過FPGA的FIFO得到緩存后的數(shù)據(jù)（記為fifo_dat）。

步驟5，根據(jù)壓縮因子K的值的不同將相應(yīng)基帶I/Q數(shù)據(jù)進(jìn)行相應(yīng)的截位壓縮到6bit，其實質(zhì)是根據(jù)K值的不同保證能夠使壓縮后的6bitI/Q數(shù)據(jù)為原始數(shù)據(jù)的有效bit位，這些數(shù)據(jù)可以最大可能代表原始數(shù)據(jù)的信息。

具體實施時，按照壓縮因子K的值將基帶I/Q數(shù)據(jù)進(jìn)行截位壓縮，獲得6bit的I/Q數(shù)據(jù)（記為compress_dat），包括對每個樣點(diǎn)按以下公式進(jìn)行壓縮：

compress_dat=fifo_dat[K:(K-5)]

即若壓縮因子K=14，則compress_dat=fifo_dat[14:9]；若壓縮因子K=13，則compress_dat=fifo_dat[13:8]；同理若壓縮因子K=5，則compress_dat=fifo_dat[5:0]；按照這樣進(jìn)行截位壓縮，量化誤差將比較小。

其中，fifo_dat [ ]表示步驟4中緩存后的結(jié)果，fifo_dat[K:(K-5)]是取緩存樣點(diǎn)的第K位到第K-5位bit，實施例通過FPGA的FIFO得到緩存后的數(shù)據(jù)。

步驟6，將壓縮后的6bitI/Q數(shù)據(jù)和4bit壓縮因子K通過CPRI接口按照協(xié)議傳輸?shù)酱鈮嚎s端，數(shù)據(jù)發(fā)送時先把I/Q數(shù)據(jù)和壓縮因子K按照協(xié)議規(guī)定擺放在相應(yīng)的位置再通過光口Serdes發(fā)送出去；另一端數(shù)據(jù)接收時先接收從光口Serdes傳送的數(shù)據(jù)再按照協(xié)議從相應(yīng)位置提取I/Q數(shù)據(jù)和壓縮因子K；對于2天線100M帶寬的設(shè)備來說，壓縮后的光口最大線速率為：30.72M×5×12bit×2×（10/8）=4.608Gbps（≤6.144Gbps）。

圖3是CPRI接口線速率為6.144Gbps的數(shù)據(jù)幀結(jié)構(gòu)圖，基本幀長為1 chip＝1/3.84 MHz＝260.416667ns，一個基本幀包含16個字W=0…15，每個字包含80個比特B=0…79，8個比特表示一個字節(jié)BYTE。W=0用于放置控制字，如圖3中BYTE#Z.X.0~ BYTE#Z.X.9；W=1，用于放置壓縮因子K，如圖3中K.0~K.9，有4×2bit，對應(yīng)I/Q兩路數(shù)據(jù)的壓縮因子K；W=2…15用于放置天線載波AXC的IQ數(shù)據(jù)，如圖3中AXC0 IQ DATA~ AXC9 IQ DATA，有14×8bit，實際存放的壓縮后的I/Q兩路數(shù)據(jù)有12×8bit(有N=8個樣點(diǎn)，壓縮后的I/Q數(shù)據(jù)有12bit)，其他bit位填0。

具體實施時，將6bitI/Q數(shù)據(jù)和4bit壓縮因子K按照圖3的CPRI接口6.144Gbps的數(shù)據(jù)幀結(jié)構(gòu)進(jìn)行擺放組幀再通過光口Serdes發(fā)送出去；另一端接收時先接收從光口Serdes的數(shù)據(jù)再按照圖3幀結(jié)構(gòu)進(jìn)行解幀提取I/Q數(shù)據(jù)和壓縮因子K。

步驟7，根據(jù)壓縮因子K的值的不同將壓縮數(shù)據(jù)進(jìn)行相應(yīng)的解壓縮恢復(fù)成15bitI/Q數(shù)據(jù)，這個步驟是步驟5的逆過程。

具體實施時，按照壓縮因子K的值將6bitI/Q數(shù)據(jù)進(jìn)行解壓縮恢復(fù)成15bitI/Q數(shù)據(jù)（記為decompress_dat），解壓縮公式如下，

decompress_dat={(14-K){compress_dat[5]},compress_dat, (K-5){1'b0}}

其中，'b表示二進(jìn)制數(shù)據(jù)。

即若壓縮因子K=14，則decompress_dat={compress_dat,9'b0}；若壓縮因子K=13，則decompress_dat={compress_dat[5],compress_dat,8'b0}；同理，若壓縮因子K=6，則decompress_dat={8{compress_dat[5]},compress_dat,1'b0}；若壓縮因子K=5，則decompress_dat={9{compress_dat[5]},compress_dat}。其中，compress_dat[5]表示compress_dat的第5位bit。

采用以上流程后，由于數(shù)據(jù)幀中的基帶數(shù)據(jù)bit位數(shù)壓縮到原來的一半以下，CPRI接口傳輸?shù)臄?shù)據(jù)量被有效降低了一半，節(jié)省了傳輸帶寬資源，可以傳輸更多的數(shù)據(jù)，從而獲得100%的速率提升，使得現(xiàn)有設(shè)備的CPRI接口最大數(shù)據(jù)傳輸能力翻倍，從傳輸能力的角度來看，系統(tǒng)容量得到100%的提升。

具體實施時，可以采用軟件方式實現(xiàn)以上流程的自動化運(yùn)行，也可以采用模塊化方式提供系統(tǒng)。進(jìn)一步地，本發(fā)明實施例相應(yīng)提供一種CPRI接口數(shù)據(jù)壓縮傳輸系統(tǒng)，包括壓縮模塊、CPRI接口模塊和解壓縮模塊，

所述壓縮模塊包括以下單元，

第一單元，用于接收輸入的基帶I/Q數(shù)據(jù)；

第二單元，用于從接收的輸入基帶I/Q數(shù)據(jù)中找出連續(xù)N個樣點(diǎn)的最大值，其中N為所取樣本數(shù)據(jù)的樣點(diǎn)數(shù)；

第三單元，用于通過連續(xù)N個樣點(diǎn)的最大值確定樣本數(shù)據(jù)的壓縮因子K的值，K的值根據(jù)15bit數(shù)據(jù)的符號位與其他bit位按照由高到低順序依次進(jìn)行比較來確定；

第四單元，用于將接收的基帶I/Q數(shù)據(jù)進(jìn)行緩存并與壓縮因子K進(jìn)行時序?qū)R；

第五單元，用于進(jìn)行壓縮操作，包括根據(jù)壓縮因子K的值，將相應(yīng)基帶I/Q數(shù)據(jù)進(jìn)行相應(yīng)的截位壓縮到6bit；

CPRI接口模塊，用于將壓縮后的6bitI/Q數(shù)據(jù)和4bit壓縮因子K通過CPRI接口按照協(xié)議傳輸?shù)酱鈮嚎s端；

解壓縮模塊，用于根據(jù)壓縮因子K的值，對壓縮數(shù)據(jù)進(jìn)行解壓縮操作，恢復(fù)成15bitI/Q數(shù)據(jù)，所述解壓縮操作是壓縮模塊第五單元中壓縮操作的逆過程。

具體實現(xiàn)可參見相應(yīng)步驟，本發(fā)明不予贅述。

上述實施例為本發(fā)明較佳的實施方式，但本發(fā)明的實施方式并不受上述實施例的限制，并不限定本發(fā)明的精神范圍，其它的任何在不脫離本發(fā)明原理的前提下所作的改變、修飾、替代、組合、簡化均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。