本發(fā)明涉及光電探測
技術(shù)領(lǐng)域：
，具體涉及一種多通道LVDS時序?qū)R探測器圖像采集方法。
背景技術(shù)：
：隨著空間對地觀測技術(shù)的不斷提升，大面陣、高分辨率的探測器得以廣泛應(yīng)用。為了實現(xiàn)高速成像的性能，這類探測器的輸出信號數(shù)據(jù)吞吐量達10Gbps～15Gbps，采用多通道高速SDRLVDS信號或DDRLVDS信號來實現(xiàn)。為了保證信號的完整性，降低信號電磁干擾，實現(xiàn)系統(tǒng)的穩(wěn)定性，多通道高速的LVDS信號各個通道之間一般具有時間間隔。這就要求在信號的接收端采取一定的措施進行處理，使得所有通道數(shù)據(jù)采集實現(xiàn)同步，保證其正確性。通常的做法是，對先到達到通道通過延時電路進行延時，等待后到達的通道一起傳遞到下級采集程序當(dāng)中。高精度的延時電路實現(xiàn)起來非常復(fù)雜。現(xiàn)有技術(shù)中，采用FPGA來進行LVDS信號的采集成為設(shè)備高度集成化、小型化設(shè)計的有效手段，能夠有效避免采用傳統(tǒng)的電平轉(zhuǎn)換芯片帶來的電路板布局分散，電磁干擾突出等問題。以Xilinx的FPGA為例，常采用IOSERDES來處理高速串行信號。但是這些串行/解串硬核只支持特定格式的LVDS信號，如2bit、4bit、6bit、7bit、8bit的SDR(單邊沿)信號，或者2bit、4bit、6bit、8bit的DDR(雙邊沿)信號，對于某些特殊領(lǐng)域探測器輸出的特殊信號，如12bit的DDRLVDS信號則沒有有效的解決方案，需要用戶自行設(shè)計。空間對地監(jiān)測過程中各種特殊任務(wù)需要探測器工作在不同的模式，要求探測器的工作主頻能夠根據(jù)任務(wù)指令進行調(diào)整，同時在滿足相同性能指標的情況下，電子學(xué)部分主頻越低，功耗也越小。主頻調(diào)整的過程中，LVDS信號采集的字對齊和位對齊也要相應(yīng)調(diào)整。技術(shù)實現(xiàn)要素：本發(fā)明的目的在于提供一種多通道LVDS時序?qū)R探測器圖像采集方法，能夠以穩(wěn)定的、可控的手段解決具有不同時間間隔的多通道LVDS信號采集，能夠普適的解決各種不同串行化因子的串并轉(zhuǎn)換，能夠自適應(yīng)的根據(jù)采樣主頻的變化調(diào)整探測器圖像采集的各項參數(shù)，易于實現(xiàn)，精度高，普適性強，集成度高，自適應(yīng)能力強。為了達到上述目的，本發(fā)明通過以下技術(shù)方案實現(xiàn)：一種多通道LVDS時序?qū)R探測器圖像采集方法，其特點是，所述的探測器包含不同延時間隔的多通道LVDS信號，不同通道LVDS信號間的延時間隔由對應(yīng)通道的延時電路進行時序?qū)R，所述的延時電路由FPGA實現(xiàn)，所述的延時電路包含n個級聯(lián)串接的延時模塊，每一延時模塊包含m個串接的延時單元，該圖像采集方法包含以下步驟：S1、根據(jù)探測器輸出的多通道LVDS信號間的延時間隔，配置每個通道的延時電路的延時參數(shù)，實現(xiàn)多通道LVDS信號的初步時序?qū)R；S2、根據(jù)不同的串行化因子，采用預(yù)設(shè)的串并轉(zhuǎn)換方法，得到每一通道的灰度值，將每個通道采集到的像素值分別采用異步FIFO進行緩存，依據(jù)探測器的輸出邏輯規(guī)律，生產(chǎn)一幅完整圖片。所述的多通道LVDS時序?qū)R探測器圖像采集方法還包含步驟S3；所述的步驟S3包含：S3、檢測到探測器主頻的調(diào)整信號，采用預(yù)設(shè)的字對齊和位對齊算法，完成像模式實時調(diào)整。所述的步驟S1中配置延時電路的延時參數(shù)的計算公式為：tk=0,ΔTk≤Δtm·Δt,Δt<ΔTk≤mmax·Δtn·mmax·Δt+m·Δt,ΔTk>mmax·Δt]]>式中，tk表示實際延時時間，n表示級聯(lián)串接的延時模塊的個數(shù)，取值范圍為0,1,2,…,nmax，Δt表示一個延時單元可設(shè)置的延遲時間，m表示一個延時模塊可以設(shè)置的延時級數(shù)，即延時模塊中包含延時單元的個數(shù)，取值范圍為0,1,2,…,mmax，ΔTk表示LVDS信號間的延時間隔，取值范圍為k＝1,2,…；當(dāng)Δt<ΔTk≤mmax·Δt時，m＝[ΔTk/Δt]，[]表示取整運算；當(dāng)ΔTk>mmax·Δt時n＝[ΔTk/(mmax·Δt)]，m＝[(ΔTk-n·mmax·Δt)/Δt]，[]表示取整運算。所述的預(yù)設(shè)的串并轉(zhuǎn)換方法為：設(shè)LVDS串行信號的頻率為fpixel，位數(shù)為i，i為大于等于2的正整數(shù)，串并轉(zhuǎn)換的訓(xùn)練數(shù)字為trainningdata，串并轉(zhuǎn)換的采樣頻率為fsample，則采樣頻率fsample表示為：在探測器的訓(xùn)練模式下，以采樣頻率fsample對頻率為fpixel的數(shù)據(jù)進行采樣，根據(jù)標志位判斷采樣結(jié)果，如果為trainningdata，則結(jié)束訓(xùn)練模式，進入數(shù)據(jù)采集模式；否則延時Tsample_delay個時鐘后重新采樣，直到串并轉(zhuǎn)換的結(jié)果為trainningdata，其中，j＝1,2,…,i。所述的預(yù)設(shè)的字對齊和位對齊算法為：A、若所有通道的延時間隔ΔTk(k＝1,2,…)均小于像素bit周期Tpixel，則由各通道的延時電路完成對LVDS信號的位對齊；B、若一部分通道的延時間隔ΔTk(k＝1,2,…)小于像素bit周期Tpixel，另一部分通道的延時間隔ΔTk(k＝1,2,…)大于像素bit周期Tpixel，則對每一個通道配置相同路徑的延時電路，將所有通道的延時間隔ΔTk(k＝1,2,…)調(diào)整到一個像素bit周期Tpixel內(nèi)，通過FPGA內(nèi)部的鎖相環(huán)或數(shù)字時鐘管理器對采樣時鐘進行相位調(diào)整；C、若所有通道的延時時間間隔ΔTk(k＝1,2,…)均大于延時模塊所能達到的最大延遲時間Tmax，則由各通道的延時電路完成最大延時范圍之內(nèi)的部分，最大延時范圍之外的部分由D出發(fā)器完成。所述的FPGA內(nèi)部的鎖相環(huán)或數(shù)字時鐘管理器對采樣時鐘進行相位調(diào)整的延時相位的計算方法為：式中，表示延時相位，i為LVDS串行信號的位數(shù)，z為小于i的正整數(shù)。所述的步驟C之后還包含在完成多通道LVDS信號的字對齊后，當(dāng)探測器的主頻不斷調(diào)整時，采樣時鐘的邊沿相對于每個通道信號的邊沿的相位差會不斷發(fā)生變化，通過調(diào)整采樣時鐘的相位，使得采樣時刻避開信號的建立時間，發(fā)生在保持時間段內(nèi)。所述的延時模塊所能達到的最大延遲時間得計算公式為：Tmax＝m·Δt式中，Tmax表示每個延時模塊所能達到的最大延遲時間，Δt表示一個延時單元可設(shè)置的延遲時間，m表示一個延時模塊可以設(shè)置的延時級數(shù)，即延時模塊中包含延時單元的個數(shù)，取值范圍為0,1,2,…,mmax。本發(fā)明一種多通道LVDS時序?qū)R探測器圖像采集方法與現(xiàn)有技術(shù)相比具有以下優(yōu)點：本發(fā)明通過優(yōu)化信號引腳分配控制參考時鐘精度，采用可靠的延時模塊控制延時精度，通過布局布線約束延時模塊級聯(lián)的方式拓展延時范圍，是一種高精度高可靠性的高速信號延時法方，易于集成實現(xiàn)；本發(fā)明的串并轉(zhuǎn)換方法，普適位寬的串行信號向并行信號轉(zhuǎn)換，自行匹配鎖定，可以彌補現(xiàn)有FPGA器件內(nèi)部固定位寬的串并轉(zhuǎn)換器的不足；本發(fā)明的串并轉(zhuǎn)換字對齊和位對齊的方法，能夠有效的解決不同采樣頻率下，探測器輸出串行LVDS信號字對齊和位對齊的調(diào)整方法，具有普適性和通用性，可靈活根據(jù)外部指令調(diào)節(jié)探測器工作模式，拓展了基于CMOS探測器的應(yīng)用范圍。附圖說明圖1為延時模塊內(nèi)部延時鏈抽頭示意圖；圖2為延時電路中延時模塊的級聯(lián)方框圖；圖3為本發(fā)明一種多通道LVDS時序?qū)R探測器圖像采集方法的流程圖；圖4為低主頻時多通道非對齊LVDS探測器輸出信號及對齊后的信號；圖5是高主頻時多通道非對齊LVDS探測器輸出信號及對齊后的信號。具體實施方式以下結(jié)合附圖，通過詳細說明一個較佳的具體實施例，對本發(fā)明做進一步闡述。如圖1及圖2所示，探測器包含所述的探測器包含不同延時間隔的多通道LVDS信號，不同通道LVDS信號間的延時間隔由對應(yīng)通道的延時電路進行時序?qū)R，所述的延時電路由FPGA實現(xiàn)，所述的延時電路包含n個級聯(lián)串接的延時模塊100，每一延時模塊包含m個串接的延時單元200，。當(dāng)多個延時模塊級聯(lián)時，必須對所使用的邏輯資源進行固定位置約束，使得延時模塊的串行化連接?；赬ilinxKinex7系列的FPGA實現(xiàn)上述延時電路的性能為Δt＝78ps，mmax＝31，nmax＝50，延時范圍為：0～125000ps。如圖3所示，一種多通道LVDS時序?qū)R探測器圖像采集方法，基于FPGA實現(xiàn)具有延時間隔的多通道LVDS時序?qū)R，串并轉(zhuǎn)化，字對齊和位對齊調(diào)整，圖像生成等一系列邏輯，該圖像采集方法包含以下步驟：S1、根據(jù)探測器輸出的多通道LVDS信號間的延時間隔，配置每個通道的延時電路的延時參數(shù)，實現(xiàn)多通道LVDS信號的初步時序?qū)R。配置延時電路的延時參數(shù)的計算公式為：tk=0,ΔTk≤Δtm·Δt,Δt<ΔTk≤mmax·Δtn·mmax·Δt+m·Δt,ΔTk>mmax·Δt]]>式中，tk表示實際延時時間，n表示級聯(lián)串接的延時模塊的個數(shù)，取值范圍為0,1,2,…,nmax，Δt表示一個延時單元可設(shè)置的延遲時間，m表示一個延時模塊可以設(shè)置的延時級數(shù)，即延時模塊中包含延時單元的個數(shù)，取值范圍為0,1,2,…,mmax，ΔTk表示LVDS信號間的延時間隔，取值范圍為k＝1,2,…；當(dāng)ΔTk≤Δt時，認為兩個通道信號間的延時間隔為ps級，不需要延時；當(dāng)Δt<ΔTk≤mmax·Δt時，m＝[ΔTk/Δt]，[]表示取整運算，設(shè)置延時模塊中的延時級數(shù)m；當(dāng)ΔTk>mmax·Δt時n＝[ΔTk/(mmax·Δt)]，m＝[(ΔTk-n·mmax·Δt)/Δt]，[]表示取整運算，通過布局布線約束級聯(lián)n個延時模塊，小數(shù)部分由m補充。S2、根據(jù)不同的串行化因子S，采用預(yù)設(shè)的串并轉(zhuǎn)換方法，得到每一通道的灰度值Gi(i＝1,2,…)，將每個通道采集到的像素值分別采用異步FIFO進行緩存，依據(jù)探測器的輸出邏輯規(guī)律F，生產(chǎn)一幅完整圖片，構(gòu)成通用的幀有效、行有效、數(shù)據(jù)有效和圖像數(shù)據(jù)的cameralink接口信號。預(yù)設(shè)的串并轉(zhuǎn)換方法為：不限制串行化因子的大小，無論對于SDR形式的LVDS信號還是DDR形式的LVDS信號均適用。設(shè)LVDS串行信號的頻率為fpixel，位數(shù)為i，i為大于等于2的正整數(shù)，串并轉(zhuǎn)換的訓(xùn)練數(shù)字為trainningdata，串并轉(zhuǎn)換的采樣頻率為fsample，則采樣頻率fsample表示為：在探測器的訓(xùn)練模式下，以采樣頻率fsample對頻率為fpixel的數(shù)據(jù)進行采樣，根據(jù)標志位判斷采樣結(jié)果，如果為trainningdata，則結(jié)束訓(xùn)練模式，進入數(shù)據(jù)采集模式；否則延時Tsample_delay個時鐘后重新采樣，直到串并轉(zhuǎn)換的結(jié)果為trainningdata，其中，j＝1,2,…,i。將每個通道采集到的像素值分別采用異步FIFO進行緩存，對于k通道的并行數(shù)據(jù)來說，F(xiàn)IFO寫時鐘與采樣時鐘同步，讀時鐘為采樣時鐘的k倍。如果讀時鐘大于500MHz，考慮一次讀出多個像素值，降低讀時鐘頻率。S3、檢測到探測器主頻的調(diào)整信號，采用預(yù)設(shè)的字對齊和位對齊算法，完成像模式實時調(diào)整。根據(jù)不同任務(wù)對探測器主頻的要求，當(dāng)探測器工作主頻發(fā)生變化時，輸出的LVDS圖像數(shù)據(jù)信號頻率也會隨之發(fā)生變化，每個通道間延時間隔不變，導(dǎo)致部分通道的延時時間大于像素周期時，如圖4所示。預(yù)設(shè)的字對齊和位對齊算法為：A、若所有通道的延時間隔ΔTk(k＝1,2,…)均小于像素bit周期Tpixel，則由各通道的延時電路完成對LVDS信號的位對齊。B、若一部分通道的延時間隔ΔTk(k＝1,2,…)小于像素bit周期Tpixel，另一部分通道的延時間隔ΔTk(k＝1,2,…)大于像素bit周期Tpixel，則對每一個通道配置相同路徑的延時電路，即所有延時模塊使用的基本延時單元個數(shù)相同，從而保證除了信號自身的時間間隔外，不引入額外的時間誤差，通過布局布線確定每個延時模塊位置，順序串行排列，具體的延時時間由所設(shè)置的延時電路參數(shù)決定，將所有通道的延時間隔ΔTk(k＝1,2,…)調(diào)整到一個像素bit周期Tpixel內(nèi)，通過FPGA內(nèi)部的鎖相環(huán)或數(shù)字時鐘管理器對采樣時鐘進行相位調(diào)整。延時相位的計算方法為：式中，表示延時相位，i為LVDS串行信號的位數(shù)，z為小于i的正整數(shù)，對于圖4來說，i＝12,z＝1。C、若所有通道的延時時間間隔ΔTk(k＝1,2,…)均大于延時模塊所能達到的最大延遲時間Tmax，則由各通道的延時電路完成最大延時范圍之內(nèi)的部分，最大延時范圍之外的部分由D出發(fā)器完成。所述的延時模塊所能達到的最大延遲時間得計算公式為：Tmax＝m·Δt式中，Tmax表示每個延時模塊所能達到的最大延遲時間，Δt表示一個延時單元可設(shè)置的延遲時間，m表示一個延時模塊可以設(shè)置的延時級數(shù)，即延時模塊中包含延時單元的個數(shù)，取值范圍為0,1,2,…,mmax。D、在完成多通道LVDS信號的字對齊后，當(dāng)探測器的主頻不斷調(diào)整時，采樣時鐘的邊沿相對于每個通道信號的邊沿的相位差會不斷發(fā)生變化，通過調(diào)整采樣時鐘的相位，使得采樣時刻避開信號的建立時間，發(fā)生在保持時間段內(nèi)。如圖3所示，ΔTk≤Tpixel/2，不需要調(diào)整采樣時鐘的周期，在fpixel的下降沿即可得到穩(wěn)定的串行數(shù)據(jù)。如圖4所示，Tpixel≤ΔT4≤2·Tpixel，需要調(diào)整采樣時鐘的相位，進行字對齊，在fpixel的上升沿即可得到穩(wěn)定的串行數(shù)據(jù)。盡管本發(fā)明的內(nèi)容已經(jīng)通過上述優(yōu)選實施例作了詳細介紹，但應(yīng)當(dāng)認識到上述的描述不應(yīng)被認為是對本發(fā)明的限制。在本領(lǐng)域技術(shù)人員閱讀了上述內(nèi)容后，對于本發(fā)明的多種修改和替代都將是顯而易見的。因此，本發(fā)明的保護范圍應(yīng)由所附的權(quán)利要求來限定。當(dāng)前第1頁1 2 3