欧美在线观看视频网站,亚洲熟妇色自偷自拍另类,啪啪伊人网,中文字幕第13亚洲另类,中文成人久久久久影院免费观看 ,精品人妻人人做人人爽,亚洲a视频

一種射頻電路收發(fā)結構及其設計方法與流程

文檔序號:12037447閱讀:783來源:國知局
一種射頻電路收發(fā)結構及其設計方法與流程

本發(fā)明涉及移動通訊領域,特別是涉及一種射頻電路收發(fā)結構及其設計方法。



背景技術:

在現(xiàn)有射頻電路工作時,對于收發(fā)器(通常稱為wtr或transceiver)接收到的時鐘信號,通常情況下會被其他信號干擾。

目前,對于射頻部分的時鐘信號存在干擾的問題,通常存在以下幾種解決方式:

(1)查找干擾源,消除雜散干擾源;(2)切斷干擾源的傳播路徑。

一旦出現(xiàn)時鐘信號被干擾,如果采用(1)和(2)方案涉及pcb改板,現(xiàn)有的回板周期8-10天,增加了研發(fā)周期,延緩了產品上市時間,且操作較為復雜,投入成本較高;且由于現(xiàn)有的手機pcb(printedcircuitboard,印制電路板)空間有限,改動一個單元模塊有可能影響到其他業(yè)務單元的性能,增加了不可管控的風險。



技術實現(xiàn)要素:

本發(fā)明提供了一種射頻電路收發(fā)結構及其設計方法,以至少解決現(xiàn)有技術中,射頻電路收發(fā)器在接收時鐘信號時,會存在其他信號帶來的干擾,該問題只能通過將成品pcb返廠改板來解決,過程復雜且耗時較長,存在較大的改板風險的問題。

一方面,本發(fā)明提供一種射頻電路收發(fā)結構的設計方法,包括:在射頻電 路pcb上的pmu(phasormeasurementunit,電源管理單元)和收發(fā)器中間預留固定位置;在所述pcb初成型后,在所述預留固定位置設置時鐘信號的接收器件;其中,所述時鐘信號的接收器件的種類根據干擾信號的存在情況確定。

進一步,在存在所述干擾信號的情況下,所述時鐘信號的接收器件設置為帶通濾波器。

進一步,在不存在所述干擾信號的情況下,所述時鐘信號的接收器件設置為偶數(shù)個電阻值均為0歐姆的電阻,其中,每兩個電阻為一組,每組的兩個電阻pin腳重疊放置,以防止輻射信號。

進一步,根據所述預留固定位置的大小確定所述電阻的設置個數(shù)。

另一方面,本發(fā)明還提供了一種射頻電路的收發(fā)結構,包括:pmu、收發(fā)器、時鐘信號接收器件;其中,所述pmu和所述收發(fā)器耦合,時鐘信號接收器件與所述pmu和所述收發(fā)器均耦合,其中,所述時鐘信號接收器件包括:每個電阻值均為0歐姆的偶數(shù)個電阻,或者,帶通濾波器。

另一方面,本發(fā)明還提供了一種射頻電路,包括:功放處理器、信號處理器、開關、天線以及上述的射頻電路的收發(fā)結構;其中,所述射頻電路的收發(fā)結構中的收發(fā)器的基帶發(fā)送端口連接所述功放處理器的一端,所述功放處理器的另一端與所述信號處理器的一端連接,所述信號處理器的另一端通過所述開關連接至所述天線。

進一步,還包括:所述射頻電路的收發(fā)結構中的收發(fā)器的基帶接收端口與一個信號處理器的一端連接,所述信號處理器的另一端通過所述開關連接至所述天線。

進一步,所述信號處理器包括以下之一:雙工器,濾波器。

進一步,所述功放處理器包括:放大器。

本發(fā)明在射頻電路pcb上的pmu和收發(fā)器中間預留固定位置,該固定位置可以在pcb初成型后設置時鐘信號的接收器件,這樣,就可以根據是否存在干擾情況來確定在該預留固定位置設置何種器件,該方法實現(xiàn)簡單,無需將 pcb成品返廠改板,解決了現(xiàn)有技術中,射頻電路收發(fā)器在接收時鐘信號時,會存在其他信號帶來的干擾,該問題只能通過將成品pcb返廠改板來解決,過程復雜且耗時較長,存在較大的改板風險的問題。

附圖說明

通過閱讀下文優(yōu)選實施方式的詳細描述,各種其他的優(yōu)點和益處對于本領域普通技術人員將變得清楚明了。附圖僅用于示出優(yōu)選實施方式的目的,而并不認為是對本發(fā)明的限制。而且在整個附圖中,用相同的參考符號表示相同的部件。在附圖中:

圖1是本發(fā)明實施例中射頻電路收發(fā)結構的設計方法的流程圖;

圖2是本發(fā)明實施例中射頻電路的收發(fā)結構的示意圖;

圖3是本發(fā)明實施例中射頻電路的收發(fā)器與基帶發(fā)送電路的連接示意圖;

圖4是本發(fā)明實施例中射頻電路的收發(fā)器與基帶收發(fā)電路的連接示意圖;

圖5是本發(fā)明優(yōu)選實施例中提供的現(xiàn)有技術中的射頻電路示意圖;

圖6是本發(fā)明優(yōu)選實施例中射頻電路示意圖;

圖7是本發(fā)明優(yōu)選實施例中射頻電路中兼容電路的電阻設置示意圖。

具體實施方式

下面將參照附圖更詳細地描述本公開的示例性實施例。雖然附圖中顯示了本公開的示例性實施例,然而應當理解,可以以各種形式實現(xiàn)本公開而不應被這里闡述的實施例所限制。相反,提供這些實施例是為了能夠更透徹地理解本公開,并且能夠將本公開的范圍完整的傳達給本領域的技術人員。

為了解決現(xiàn)有技術中,射頻電路收發(fā)器在接收時鐘信號時,會存在其他信號帶來的干擾,該問題只能通過將成品pcb返廠改板來解決,過程復雜且耗時較長,存在較大的改板風險的問題,本發(fā)明提供了一種射頻電路收發(fā)結構及其設計方法,以下結合附圖以及實施例,對本發(fā)明進行進一步詳細說明。應當 理解,此處所描述的具體實施例僅僅用以解釋本發(fā)明,并不限定本發(fā)明。

本發(fā)明實施例提供了一種射頻電路收發(fā)結構的設計方法,該方法的流程如圖1所示,包括步驟s102至s104:

s102,在射頻電路pcb上的pmu和收發(fā)器中間預留固定位置;

s104,在pcb初成型后,在預留固定位置設置時鐘信號的接收器件;其中,時鐘信號的接收器件的種類根據干擾信號的存在情況確定。

本發(fā)明實施例在射頻電路pcb上的pmu和收發(fā)器中間預留固定位置,該固定位置可以在pcb初成型后設置時鐘信號的接收器件,這樣,就可以根據是否存在干擾情況來確定在該預留固定位置設置何種器件,該方法實現(xiàn)簡單,無需將pcb成品返廠改板,解決了現(xiàn)有技術中,射頻電路收發(fā)器在接收時鐘信號時,會存在其他信號帶來的干擾,該問題只能通過將成品pcb返廠改板來解決,過程復雜且耗時較長,存在較大的改板風險的問題。

在實現(xiàn)設計過程中,如果存在干擾信號,則將時鐘信號的接收器件設置為能夠過濾掉干擾的帶通濾波器;如果不存在干擾信號,則可以將時鐘信號的接收器件設置為偶數(shù)個電阻值均為0歐姆的電阻,通過0歐姆的電阻實現(xiàn)短路效果,通過該短路支路接收時鐘信號,不至于預留固定位置不導通而無法接收時鐘信號。進一步,在連接電阻時,每兩個電阻為一組,每組的兩個電阻pin腳重疊放置,以防止輻射信號,在與預留引線連接時,盡量減少引線的暴露長度,以盡可能的減少輻射而帶來的干擾。具體的,可以根據預留固定位置的大小確定電阻的設置個數(shù)。

本發(fā)明實施例還提供一種射頻電路的收發(fā)結構,該結構使用上述的射頻電路收發(fā)結構的設計方法設計得到的,該收發(fā)結構的示意如圖2所示,包括:

pmu1、收發(fā)器2、時鐘信號接收器件3;其中,pmu1和收發(fā)器2耦合,時鐘信號接收器件3與pmu1和收發(fā)器2均耦合,其中,時鐘信號接收器件包括:每個電阻值均為0歐姆的偶數(shù)個電阻,或者,帶通濾波器。

本領域技術人員知曉,上述射頻電路的收發(fā)結構是設置在射頻電路中的, 因此,本發(fā)明還提供了一種射頻電路,其包括功放處理器、信號處理器、開關、天線以及上述的射頻電路的收發(fā)結構。

在設計時,上述射頻電路的收發(fā)結構中的收發(fā)器的基帶發(fā)送端口連接到功放處理器的一端,所述功放處理器的另一端與所述信號處理器的一端連接,所述信號處理器的另一端通過所述開關連接至所述天線。該過程描述的是一路基帶發(fā)送電路的組成,本領域技術人員知曉,在實際設計時,通常至少會有兩路基帶發(fā)送,因此,只需要在另一個基帶發(fā)送接口上再設置同樣一路電路即可。在設置時,上述基帶發(fā)送電路的信號處理器通常設置為雙工器,功放處理器通常設置為放大器。圖3示出了收發(fā)器具有兩個基帶發(fā)送端口時,收發(fā)器與基帶發(fā)送電路的連接示意。

上述射頻電路存在基帶發(fā)送部分,當然也應設置基帶接收部分,因此,上述射頻電路還可以包括一路或多路基帶接收電路,具體的,所述射頻電路的收發(fā)結構中的收發(fā)器的基帶接收端口與一個信號處理器的一端連接,所述信號處理器的另一端通過所述開關連接至所述天線。在具體設置時,基帶接收電路的路數(shù)可以根據基帶發(fā)送電路的路數(shù)確定,在實現(xiàn)時,基帶接收電路的信號處理器通常設置為濾波器,功放處理器通常設置為放大器。在圖3的基礎上,圖4示出了收發(fā)器還包括兩個基帶接收端口時,收發(fā)器與基帶收發(fā)電路的連接示意。

優(yōu)選實施例

收發(fā)器的時鐘是用基帶部分的pmu芯片提供,此時鐘信號由基帶部分輸入到收發(fā)器射頻部分,由于pmu芯片附近及基帶部分存在大電源及電感,很可能影響到此收發(fā)器時鐘信號,或其他信號通過收發(fā)器時鐘線進入收發(fā)器內部,從而影響射頻方面的性能,例如ber(biterrorrate,誤碼率或誤比特率)等指標。

本實施例主要是在收發(fā)器輸入的時鐘端增加帶通濾波器或兼容電路(即由偶數(shù)個0歐姆電阻組成的電路),在發(fā)現(xiàn)收發(fā)器時鐘被干擾時,通過帶通濾波器抑制時鐘信號以外的干擾信號,在沒有出現(xiàn)時鐘干擾時,通過兼容電路空貼 掉帶通濾波器,降低項目成本,且有效的屏蔽了時鐘干擾問題。下面結合附圖對本實施例提供的設計方法進行說明。

圖5是現(xiàn)有技術中的射頻電路示意圖,從圖中可以看出,時鐘信號從pmu直接送入transceiver(即收發(fā)器),可能會存在時鐘干擾。本發(fā)明實施例的射頻電路示意如圖6所示,在輸入transceiver的時鐘處增加一個支路,該支路上設置時鐘信號接收器件,例如帶通濾波器或兼容電路。當出現(xiàn)時鐘被干擾現(xiàn)象時,時鐘信號接收器件設置為帶通濾波器,能夠抑制干擾信號,在沒有干擾現(xiàn)象時,時鐘信號接收器件設置為兼容電路,通過兼容電路導通支路,以使transceiver接收到時鐘信號,上述方法可以減少項目成本。

具體設置時,帶通濾波器可以設置為19.2m時鐘通路上的帶通濾波器,其帶外抑制很高。兼容電路是由偶數(shù)個0歐姆的電阻組成的,其每組電阻設置為兩個,每組電阻在pcb上是將兩個電阻的pin腳重疊放置,其示意如圖7所示,此種方式可以避免由于空貼帶通濾波器時,兩個電阻之間的微帶線出現(xiàn)向外輻射信號的現(xiàn)象。

本實施例為終端研發(fā)者提供一種可以減少收發(fā)器時鐘被干擾,或為其他干擾信號進入收發(fā)器內部提供路徑的方案。在不更改pcb從而增加研發(fā)成本、延長研發(fā)周期的情況下,降低干擾信號的影響力。

顯然,本領域的技術人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣,倘若本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍之內,則本發(fā)明也意圖包含這些改動和變型在內。

當前第1頁1 2 
網友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1
孝昌县| 随州市| 炎陵县| 甘孜县| 巴塘县| 闽侯县| 搜索| 垦利县| 襄汾县| 南城县| 工布江达县| 崇州市| 安新县| 奈曼旗| 怀宁县| 海阳市| 盐津县| 新干县| 海伦市| 息烽县| 兴海县| 三明市| 乐安县| 察哈| 正镶白旗| 广昌县| 城步| 柳州市| 蓬莱市| 肃南| 平泉县| 阜南县| 崇文区| 五常市| 保德县| 万荣县| 平山县| 邢台县| 保康县| 凤阳县| 平昌县|